微电网模拟系统设计报告 题目：微电网模拟系统摘要本文针对微电网模拟系统研究背景，设计了可编程逻辑器件FPGA为控制核心的两个三相逆变器系统。本系统的硬件主要由逆变主电路系统和FPGA控制电路系统构成，包括FPGA控制电路、CC2640的AD采样电路、三相逆变驱动电路、互感器电路、辅助电源电路、调压整流电路、滤波及缓冲电路等。由FPGA控制电路输出六路PWM信号(PWM1-PWM6)来控制逆变器的MOS管通断，通过电流电压互感器对输出进行反馈，再经A/D转换器进行采样，传给FPGA控制电路来调节输出，构成闭环控制系统。本系统软件设计是利用Verilog HDL的FPGA逻辑门、IP核、时钟(DMC)等资源生成SPWM模块、并行通信模块结合TI的CC260的A/D采集和显示模块。最后，将软硬件系统联合调试，经验证，软硬件都达到预期目标，实际效果较好。关键字：微电网模拟系统；FPGA可编程逻辑；三相逆变；SPWM模块目录1方案论证11.1主控单元的比较与选择11.2SPWM模块的比较与选择11.3驱动模块的比较与选择11.4方案描述22理论分析与计算22.1逆变器提高效率的方法22.2运行模式控制策略33电路与程序设计33.1逆变器主电路与器件选择33.1.1总体系统电路43.1.2逆变电路43.1.3滤波电路43.2控制电路与控制程序53.2.1控制电路53.2.2控制程序64测试方案与测试结果64.1测试方案及测试条件64.2测试结果74.3测试结果分析75总结7参考文献8附件8附1：元器件明细表8附2：仪器设备清单8附3：电路图图纸9附4：PCB图10附6：程序清单11由于考前忙于复习，基本不会花时间了解有关信息，等高考结束后，又不知如何了解到有效信息。所以，无论考前还是考后，家长在报考学校这一环节付出精力较多，也愿意出资获取信息帮助孩子多了解高校信息i1 方案论证1.1 主控单元的比较与选择方案一：采用数字信号处理器DSP。传统基于DSP的逆变控制的设计虽然在计算的复杂度和软件的灵活性上有一定优势，但是程序为顺序运行从而导致逆变器控制算法在计算速度上受到很大的限制。 方案二：采用可编程逻辑器件FPGA。基于FPGA的逆变器的并行特点使其非常适合产生SPWM，从而在速度上占很大的优势，适合本题目要求。综上所述，选择方案二。1.2 SPWM模块的比较与选择方案一：采用比较器对正弦波和三角波进行比较得到PWM波，然后送入驱动电路放大再驱动MOSFET。但该方案受运放参数影响较大，调试困难。方案二：运用可编程逻辑器件FPGA产生PWM通过正弦值查表法来产生SPWM。该方案实现简单，有较强的抗干扰能力。综上所述，选择方案二。1.3 驱动模块的比较与选择方案一：采用专用驱动芯片IRS2186搭建驱动电路。驱动芯片配合外围电路完成，该方法优点是系统的集成度高，有良好的过载和短路保护功能。方案二：采用分立元器件搭建驱动电路。电路中选用高速开关管8050和8550，其反应速度可以达到微秒级，可以避免信号在传输过程中的累加延迟，有利于减少输出波形的失真度。但电路较复杂化，需要额外搭建保护电路。综上所述，选择方案一。1.4 方案描述本设计的整体方案主要有FPGA控制模块，SPWM模块，驱动模块，A/D采样模块，OLED显示模块和并行通信模块组成。FPGA可编程逻辑主控CC2640低功耗MCU并行通信三相全桥逆变电路MOS驱动电路LC滤波器按键设置显示模块滤波电路输入输出图1 总体系统方案框架图2 理论分析与计算2.1 逆变器提高效率的方法逆变器效率提升技术主要集中在两个方面：结构和器件等硬件；控制及调制策略。结构及器件上的改进，采用软开关技术通过谐振电路，实现功率器件在零电压状态下开通或者关断，从而有效减小换流时MOS管的开关损耗，达到提升逆变器效率的目的。控制策略的改进，采用电压空间矢量脉宽调制技术通过三相交流电压综合在一起，通过对称排列方式，可获得减小MOS管开关次数的效果，从而能够进一步减小逆变器功率器件的开关损耗。2.2 运行模式控制策略本设计三相逆变器有单独工作模式和并联工作模式。通过分析逆变电源并联基础模型，采样一种基于FPGA的无互连线复合控制方案。双闭环反馈控制中，设Kv，Kvf为电压环的比例系数和反馈系数，Kc，Kcf为电流调节器的比例系数和反馈系数，Uref为参考的指令电压。 忽略参数r的影响，经过环路分析， 设K=KcKvKpwm ，可推导出系统传递函数为：Ps=Uc(s)Uref(s)=KLCs2+KcKcfKpwmCs+KKvf+1（公式1）故空载时逆变系统的幅值静差：1-UcsUrefs=1-KKKv+1-LCw22+KcKfKpwmCs+KKvf+12（公式2）可见， 系统的静差可随Kv，Kvf和Kc，Kcf的增大而不断减小。基于内模原理的重复控制技术，对于给定或具有重复性干扰的系统具有较好的控制效果，有效降低并联电流波形的 THD。结合双闭环和重复控制的并联波形控制方法，解决并联逆变电源的功率分配问题， 不用模式切换即可方便地并联使用。3 电路与程序设计 3.1 逆变器主电路与器件选择本系统器件选择FPGA主控，LC滤波电路，全桥AOTF298L芯片，电压电流互感器，OLED显示屏，以及薄膜按键。3.1.1 总体系统电路图2 总体系统电路图3.1.2 逆变电路逆变电路的设计采用全控型MOSFET三相桥式逆变电路。由FPGA控制器产生SPWM到IRS2186芯片搭建的驱动电路，驱动电路控制MOSFET管的通断，逆变输出经过低通滤波器将SPWM波形变换成较稳定的正弦波电压。在此电路中存在布线电感，在开关器件关断的过程中容易出现过尖峰电压，严重时会损坏开关器件，因此需要设置保护电路来抑制尖峰电压，而且设置瞬态电压抑制器和快速二极管组成的钳位电路可将MOSFET关断过程产生的尖峰电压限制在安全范围内，同时可以减少开关损耗。逆变电路图如下：FPGA主控制器三相SPWMIRS2186驱动电路三相逆变滤波输出 图3 逆变电路图3.1.3 滤波电路滤波电路的设计在逆变器的输出中含有逆变器开关频率和开关频率整数倍附近的谐波，如果不滤除这些高频谐波，将会给电路带来谐波污染。因此本设计选择LC滤波电路。逆变全桥输出的是200KHz的SPWM方波，基波为工频50Hz，还含有低次和高次谐波，其中幅值最大的是200KHz的谐波。在实际应用中，忽略电感对负载的分压作用及电容对负载的分流作用，并考虑变压器的电感，经计算及实验调整后，取L=100uH，C=4.7uF/100V。3.2 控制电路与控制程序本系统采用FPGA和CC2640联合控制方案，能更好的实现均流和任意比例电流输出，达到较好并联的效果。(控制电路见附录)3.2.1 控制程序开始装载正弦值按键？SPWM输出结束调幅调频图 4 主程序程序流程图3.3 测试方案与测试结果第一步：将四通道示波器的三个探针接在单片机输出PWM的引脚；第二步：记录输出三相波形数据；第三步：改变单片机输出SPWM的频率，返回第一步操作，直到调出50HZ的SPWM波测试完。3.4 测试结果图 5 三相输出波形图3.5 测试结果分析结果分析由数据表明，三相逆变电源输出每路相位相差120度的频率可调的正弦波，电压有效值24V，电流最大输出3A。基本实现所有功能，满足题目要求。4 总结通过比赛，大大提高了我们的创新精神，动手能力，团队协作和竞争意识。充分发挥团队合作精神，工作进展很顺利。我们在比赛中做到精益求精，在完成基本功能之后，又向发挥部分进发，最后完成了所有的基本功能和发挥部分，较好的达到了题目要求的各项指标。参考文献1邱关源.电路M.北京：高等教育出版社，2003 2华成英，童诗白.模拟电子技术基础M.北京：高等教育出版社，2006 3李练兵，光伏发电并网逆变技术：化学工业出版社，20164路秋生，中大功率开关变换器：机械工业出版社，2017附件附1：元器件明细表序号元器件数量1可编程逻辑器件FPGA22TLC27213MOS管124散热片25电容若干6INA282107电阻若干附2：仪器设备清单序号仪器数量1四位半数字万用表42数字电桥13直流稳压电源14函数信发生器15500MHz 4GSa/s数字示波器1附3：电路图图纸附图 1 过压保护电路图附图 2 主控制电路图附4：PCB图附图 3 主控板PCB正面图附图 4 主控板PCB背面图附6：程序清单FPGA代码：module sanxiangA(clk,ah,al,bh,bl,ch,cl,hafeh,hafel,led,key_in,key_in1,key_out,data_in,control_jk,din,sclk,sync,enable,ldac,v_back,flag_out,flag_in);input clk;/输入时钟50Minput1:0 data_in;input v_back;/电压采样反馈input4:0 key_in1;/映射按键 key4是并联控制信号input4:0 key_in; /按键输入output4:0 key_out; /按键输出wire4:0 key_out;/assign key_out3:0=key_in3:0;assign key_out4=key_temp;reg key_temp;output control_jk;/并联继电器控制reg control_jk=0;/0为继电器断开input flag_in;output flag_out;wire flag_out;assign flag_out=flag_a;output hafeh;/50%pwm高管output hafel;/50%pwm低管output3:0 led;parameter25:0 pwm_timer_full = 26d1000;/pwm总计数1000次 即1000档reg9:0 pwm_timer_high = 10d450;/pwm最高档位 不应大于pwm_timer_full 用于调幅reg9:0 pwm_hold_a = 10d10;/pwm高电平所用计数数量reg9:0 pwm_hold_b = 10d10;/pwm高电平所用计数数量reg9:0 pwm_hold_c = 10d10;/pwm高电平所用计数数量reg25:0 count_pwm_count_a=26d0;/a通道的pwm计数reg25:0