第三章 逻辑门电路第五讲 教学内容： TTL 集成门电路的组成及工作原理； TTL 集成门电路的 主要参数； TTL 集成门电路主要参数的测试。 教学要求： 了解 TTL 与非门的工作原理； 掌握门电路的主要参数及测试方法； 掌握 TTL 集成门电路的使用注意事项。教学难点：TTL 、CMOS 集成门的电路结构、工作原理、逻辑功能和使用方法。在第一章里，我们初步认识了与、或、非三种基本逻辑运算和与非、或非、异或等常用逻辑运算，在那里，这些运算关系都是用逻辑符号来表示的。而在工程中每一个逻辑符号都对应着一种电路，并通过集成工艺作成一种集成器件，称为集成逻辑门电路，逻辑符号仅是这些集成逻辑门电路的“黑匣子” 。本章将逐步揭开这些“黑匣子”的奥秘，介绍集成逻辑门电路的两种主要类型 TTL 和 MOS 门电路的工作原理、逻辑功能及外部特性，同时对内部结构也作一简要介绍。3.1 基本逻辑门电路能够实现逻辑运算的电路称为逻辑门电路。在用电路实现逻辑运算时，用输入端的电压或电平表示自变量，用输出端的电压或电平表示因变量。 一 二极管与门和或门电路1与门电路LAB+VDD(a) (b)3k+5VRCC2&AB L=AB1图 3.1.1 二极管与门 （a）电路 （b）逻辑符号（1）V A=VB=0V。此时二极管 D1 和 D2 都导通，由于二极管正向导通时的钳位作用，VL 0V。（2）V A=0V，V B=5V。此时二极管 D1 导通，由于钳位作用，V L0V ，D 2 受反向电压而截止。（3）V A=5V，V B=0V。此时 D2 导通，V L0V ，D 1 受反向电压而截止。（4）V A=VB=5V。此时二极管 D1 和 D2 都截止，V L=VCC=5V。把上述分析结果归纳起来列入表 3.1.1 中，如果采用正逻辑体制，很容易看出它实现逻辑运算：BAL增加一个输入端和一个二极管，就可变成三输入端与门。按此办法可构成更多输入端的与门。2或门电路ABLDD12RAB L=A+B 1(b)(a)3k图 3.1.2 二极管或门 （a）电路 （b）逻辑符号可见，它实现逻辑运算：L=A+B同样，可用增加输入端和二极管的方法，构成更多输入端的或门。二 三极管非门电路图 3.1.3（a）是由三极管组成的非门电路，非门又称反相器。三极管的开关特性已在第一章中作过详细讨论，这里重点分析它的逻辑关系。仍设输入信号为+5V 或 0V。此电路只有以下两种工作情况：+VALT1 23RRbCCC+5VA L=A L=AA1 1(b)(a)图 3.1.3 三极管非门 （a）电路 （b）逻辑符号（1）V A=0V。此时三极管的发射结电压小于死区电压，满足截止条件，所以管子截止，VL=VCC=5V。（2）V A=5V。此时三极管的发射结正偏，管子导通，只要合理选择电路参数，使其满足饱和条件 IBI BS，则管子工作于饱和状态，有 VL=VCES0V（0.3V） 。把上述分析结果列入表 3.1.5 中，此电路不管采用正逻辑体制还是负逻辑体制，都满足非运算的逻辑关系。 三 DTL 与非门电路前面介绍的二极管与门和或门电路虽然结构简单，逻辑关系明确，但却不实用。例如在图 3.1.4 所给出的两级二极管与门电路中，会出现低电平偏离标准数值的情况。为此，常将二极管与门和或门与三极管非门组合起来组成与非门和或非门电路，以消除在串接时产生的电平偏离，并提高带负载能力。0V5V+V +VL5VDDDD3k+5VRCC21 1CCR2+5V0.7V 1.4V3k图 3.1.4 两级二极管与门串接使用的情况图 3.1.5 所示就是由三输入端的二极管与门和三极管非门组合而成的与非门电路。其中，作了两处必要的修正：（1）一将电阻 Rb 换成两个二极管 D4、D 5，作用是提高输入低电平的抗干扰能力，即当输入低电平有波动时，保证三极管可靠截止，以输出高电平。（2）二是增加了 R1，目的是当三极管从饱和向截止转换时，给基区存储电荷提供一个泻放回路。ABCL+VDDD1 23DD1R23CC+5VR1RcT4 5P3k 1k4.7k图 3.1.5 DTL 与非门电路该电路的逻辑关系为：（1）当三输入端都接高电平时（即 VA=VB=VC=5V） ，二极管 D1D 3 都截止，而D4、D 5 和 T 导通。可以验证，此时三极管饱和， 0.LES，即输出低电平。（2）在三输入端中只要有一个为低电平 0.3V 时，则阴极接低电平的二极管导通，由于二极管正向导通时的钳位作用，V P1V ，从而使 D4、 D5 和 T 都截止，V L=VCC=5V，即输出高电平。可见该电路满足与非逻辑关系，即：CBAL把一个电路中的所有元件，包括二极管、三极管、电阻及导线等都制作在一片半导体芯片上，封装在一个管壳内，就是集成电路。图 3.1.5 就是早期的简单集成与非门电路，称为二极管三极管逻辑门电路，简称 DTL 电路。3.2 TTL 逻辑门电路DTL 电路虽然结构简单，但因工作速度低而很少应用。由此改进而成的 TTL 电路，问世几十年来，经过电路结构的不断改进和集成工艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路领域的半壁江山。一 TTL 与非门的基本结构及工作原理1TTL 与非门的基本结构我们以 DTL 与非门电路为基础，根据提高电路功能的需要，从以下几个方面加以改进，从而引出 TTL 与非门的电路结构。+VV1 231 23D1 2313CC+5VR130ABCTTTRT4kRb11243c2 c4Re2oVVc2e2输 入 级 中 间 级 输 出 级1.6k1k图 3.2.1 TTL 与非门电路首先考虑输入级，DTL 是用二极管与门做输入级，速度较低。仔细分析我们发现电路中的 Dl、D 2、D 3、D 4 的 P 区是相连的。我们可用集成工艺将它们做成个多发射极三极管。这样它既是四个 PN 结，不改变原来的逻辑关系，又具有三极管的特性。一旦满足了放大的外部条件，它就具有放大作用，为迅速消散 T2 饱和时的超量存储电荷提供足够大的反向基极电流，从而大大提高了关闭速度。详细情况后面再讲。 RP ACPPNN图 3.2.2 TTL 与非门输入级的由来 （a ）二极管与门 （b）多发射极三极管第二，为提高输出管的开通速度，可将二极管 D5改换成三极管 T2，逻辑关系不变。同时在电路的开通过程中利用 T2的放大作用，为输出管 T3提供较大的基极电流，加速了输出管的导通。另外 T2和电阻 RC2、R E2组成的放大器有两个反相的输出端 VC2和 VE2，以产生两个互补的信号去驱动 T3、T 4组成的推拉式输出级。第三，再分析输出级。输出级应有较强的负载能力，为此将三极管的集电极负载电阻RC 换成由三极管 T4、二极管 D 和 RC4组成的有源负载。由于 T3和 T4受两个互补信号 Ve2和 Vc2的驱动，所以在稳态时，它们总是一个导通，另一个截止。这种结构，称为推拉式输出级。2TTL 与非门的逻辑关系因为该电路的输出高低电平分别为 3.6V 和 0.3V ，所以在下面的分析中假设输入高低电平也分别为 3.6V 和 0.3V。（1）输入全为高电平 3.6V 时。 T2 、T 3导通，V B1=0.73=2.1（V ） ，从而使 T1的发射结因反偏而截止。此时 T1的发射结反偏，而集电结正偏，称为倒置放大工作状态。由于 T3饱和导通，输出电压为：V O=VCES30.3V这时 VE2=VB3=0.7V，而 VCE2=0.3V，故有 VC2=VE2+ VCE2=1V。1V 的电压作用于 T4的基极，使 T4和二极管 D 都截止。可见实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。+VV3.6V131 231 23 D1 23+5VCCRACB TTTRT1KRb11243c2 c4e2Ro2.1V1.4V0.7V1V0.3V倒 置 状 态饱 和饱 和截 止截 止4k1.6k 130图 3.2.3 输入全为高电平时的工作情况（2）输入有低电平 0.3V 时。 +VV0.3V3.6V 13 1 231 23D1 23Ro1301c2 c43BACCT2RCRRT4b1TT4ke21V5V3.6V饱 和截 止截 止导 通导 通4.3V1.6k1k图 3.2.4 输入有低电平时的工作情况该发射结导通，T 1的基极电位被钳位到 VB1=1V。T 2、T 3都截止。由于 T2截止，流过RC2的电流仅为 T4的基极电流，这个电流较小，在 RC2上产生的压降也较小，可以忽略，所以 VB4V CC=5V ，使 T4和 D 导通，则有：VOV CC-VBE4-VD=5-0.7-0.7=3.6（V ）可见实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。综合上述两种情况，该电路满足与非的逻辑功能，是一个与非门。二 TTL 与非门的开关速度1TTL 与非门提高工作速度的原理（1）采用多发射极三极管加快了存储电荷的消散过程。设电路原来输出低电平，当电路的某一输入端突然由高电平变为低电平，T 1的一个发射结导通，V B1变为 1V。由于T2、T 3原来是饱和的，基区中的超量存贮电荷还来不及消散，V B2仍维持 1.4V。在这个瞬间，T 1为发射结正偏，集电结反偏，工作于放大状态，其基极电流 iB1=（V CC-VB1）/R b1，+V0.3V3.6VV131 231 23R1c23BACCT2RCRTb1Te21V1.4V0.7ViB1iB1 o4k1.6k1k图 3.2.5 多发射极三极管消散 T2 存储电荷的过程集电极电流 iC1= 1iB1。这个 iC1正好是 T2的反向基极电流 iB2，可将 T2的存贮电荷迅速地拉走，促使 T2管迅速截止。T 2管迅速截止又使 T4管迅速导通，而使 T3管的集电极电流加大，使 T3的超量存贮电荷从集电极消散而达到截止。（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。YV1 1 23D 21 23 T T 2TTL 与非门传输延迟时间 tpd 当与非门输入一个脉冲波形时，其输出波形有一定的延迟，如图所示。定义了以下两个延迟时间：导通延迟时间 tPHL从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟时间 tPLH从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。与非门的传输延迟时间 tpd 是 tPHL 和 tPLH 的平均值。即 2PHLpdt一般 TTL 与非门传输延迟时间 tpd 的值为几纳秒十几个纳秒。图 3.2.7 TTL 与非门的传输时间三 TTL 与非门的电压传输特性及抗干扰能力1电压传输特性曲线与非门的电压传输特性曲线是指与非门的输出电压与输入电压之间的对应关系曲线，即 V o=f（V i） ，它反映了电路的静态特性。&VVVoVi0.50.51.01.01.51.52.02.02.52.53.03.03.53.54.04.0A BCD E2.4V0.4VOL（ max）VOH（ min）VVoViOFFV ONV(V)(V)A(0V,3.6V)B(0.6V,3.6V)C(1.3V,2.48V)D(1.4V,0.3V)E(3.6V,0.3V)图 3.2.8 传输特性的测试方法