1.简述计算机系统计算机系统是由硬件、软件组成的多级层次结构。计算机硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。传统上将运算器和控制器称为，而将和存储器称为主机。计算机软件是计算机系统结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。计算机软件一般分为系统程序和应用程序两大类。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能和用途，它包括：(1)各种服务程序，(2)语言类程序，(3)操作系统，(4) 数据库管理系统。应用程序是针对某一应用课题领域开发的软件。2.冯诺依曼型计算机设计思想、主要特点。计算机由运算器、控制器、存储器、输入和输出设备五部分组成。数据以二进制码表示。采用存储程序的方式，程序和数据放在同一个存储器中并按地址顺序执行。机器以运算器为中心，输入输出设备与存储器间的数据传送都通过运算器。已知 X 和 Y，用变形补码计算 X+Y，同时指出运算结果是否溢出。(1) X = -10110 Y = -00001(2) X = 11011 Y = 10101解：(1) 补1101010, 补1111111补1101010 补11111111101001两个符号位出现“11”,表示无溢出X+Y补 = 101001, X+Y = -10111(2) 补0011011, 补0010101补0011011 补00101010110000两个符号位出现“01”,表示有正溢出。3.已知 X 和 Y，用变形补码计算 X-Y，同时指出运算结果是否溢出。(1）X = 11011 Y = -11111 (2）X = 10111 Y = 11011（1） 补0011011, 补1100001, -补0011111补0011011 -补 0011111_0111010两个符号位出现“01”,表示有正溢出。（2） 补0010111, 补0011011, -补1100101补0010111 -补 1100101 _1111100两个符号位出现“11”,表示无溢出X-Y补 = 111100, X-Y = -001004 . 简要说明存储器层次结构、采用层次结构的目的，说明每一层次的存储器所用的存储介质的特性。计算机存储系统中，一般分为高速缓冲存储器、主存储器和辅助存储器三个层次。采用层次模型的目标是为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，即在合理的成本范围内，通过对各级存储器的容量配置，达到可接受的性能。高速缓冲存储器：即 cache，它一般用的是 SRAM，其特点是速度快、价格高。主存储器：一般是 DRAM，其速度相对快，价格居中。辅助存储器：一般是硬盘，可以断电后保存数据，容量大，但速度慢。5. 比较 SRAM 和 DRAM 的主要特性，用其组成系统时，从设计和使用角度看两者有何区别。(1)SRAM 和 DRAM 的主要性能 区别 SRAM DRAM特性 静态存储器 动态存储器存储信息 触发器 电容破坏性读出 非 是需要刷新 不要 需要送行列地址 同时送 分两次送运行速度 快 慢集成度 低 高发热量 大 小存储成本 高 低(2)SRAM 器件的特点是速度快、不用刷新，但集成度不高，价格贵。它一般用于做高速缓存。DRAM 器件的特点是相对廉价和大容量，但须定时刷新。它一般用于做主存储器。6. 一个具有 24 位地址和 8 位字长的存储器，问：1.该存储器能够存储多少字节的信息?2.如果存储器由 4Mxl 位的 SRAM 芯片组成，需要多少片?3.需要多少位作芯片选择?1.存储单元数为 224B16MB, 故能存储 16M 个字节的信息。所需芯片数为(16M x 8)/(4Mx1)32 片16M(地址线 24 位） ，4M(地址线 22 位）8 片 4Mx1 位组成 4Mx8 位，地址总线的低 22 位可以直接连到芯片的 A0-A21 管脚4 组 4Mx8 位组成 16Mx8 位，地址总线的高两位(A22 ，A23) 需要通过 2：4 线译码器进行芯片选择7. 设有一个具有 20 位地址和 32 位字长的存储器，问：（1）该存储器能够存储多少个字节的信息?（2）如果存储器由 512K x 8 位的 SRAM 芯片组成，需要多少片?（3）需要多少位地址作芯片选择?（1）存储单元数为 220 x 32 位1M x 32 位4M x 8 位， 故能存储 4M 个字节的信息。（2）存储器由 512K x 8 位的 SRAM 芯片组成，存储容量为 1M x 32 位，故所需芯片数为 （1M x 32）（512K x 8）8 片。（3）512K x 8 位的 SRAM 芯片需要 19 位地址，所以只有一位地址作芯片选择。方法是将 4 片位扩展为 512K x 32 位(地址线 19 位)，再将 2 组 512K x 32 位按字扩展组成整个存储器 （地址线 1 位） 。8. 简述指令系统，一个完善的指令系统应满足什么要求。 一台计算机中所有机器指令的集合，称为这台计算机的指令系统。指令系统是表征一台计算机性能的重要因素，它的格式与功能不仅直接影响到机器的硬件结构，而且也直接影响到系统软件，影响到机器的适用范围。一个完善的指令系统应满足完备性，有效性，规整性和兼容性。9. CPU 功能和组成CPU 是计算机的中央处理部件，具有指令控制、操作控制、时间控制、数据加工等基本功能。 早期的 CPU 由运算器和控制器两大部分组成。随着高密度集成电路技术的发展，当今的 CPU 芯片变成运算器、 cache 和控制器三大部分，其中还包括浮点运算器、存储管理部件等。CPU 至少要有如下六类寄存器：指令寄存器、程序计数器、地址寄存器、缓冲寄存器、通用寄存器、状态条件寄存器。 10. 微程序设计技术及设计思想微程序设计的基本思想是：仿照通常的接替程序的方法，把操作控制信号编成所谓的“微指令”，存放到只读存储器中，当机器运行时，一条一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应的部件执行所规定的操作。微程序控制器的设计技术有：(1)微指令编码技术。微指令有水平型微指令和垂直型微指令两种类型。(2)微指令流水技术。由于取微指令和执行微指令的操作是在两个完全不同的部件中执行的，因此可以将这两部分在时间上重叠进行。(3)后继地址的确定技术。有计数器方式和断定方式两种。11.假设某机器有 80 条指令，平均每条指令由 4 条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为 32 位，请估算控制存储器的容量。解：微指令总数=80*3+1=241 条控制存储器的容量 = 241*32= 7712 位,即 964 字节，可以取 1KB12.已知指令存储器最大容量为 16384 字（字长 18 位） ，数据存储器最大容量 65536 字（字长 16 位） ，指出下列各寄存器的位数。程序计数器 PC、指令寄存器 IR、累加器 AC、通用寄存器 R0-R3、指令存储器地址寄存器 IAR、指令存储器数据寄存器 IDR、数据存储器地址寄存器 DAR、数据存储器数据寄存器 DDR。PC = 14 位（16384 字，0-3FFF) 、IR = 18 位AC = 16 位、 R0-R3 = 16 位IAR = 14 位、 IDR = 18 位DAR = 16 位（65536 字，0-FFFF) 、DDR = 16 位下图为某处理机逻辑框图，有两条独立的总线 BUS1、BUS2 和两个独立的存储器IM、DM 。已知指令存储器 IM 的最大容量为 16384 字（字长 18 位） ，数据存储器 DM 的最大容量为 65536 字（字长 16 位） 。分析下列各寄存器的位数：程序计数器 PC、指令寄存器 IR、累加器 AC0 和AC1、通用寄存器 R0-R3、指令存储器地址寄存器 IAR、 指令存储器数据寄存器 IDR、数据存储器地址寄存器 DAR、数据存储器数据寄存器 DDR。指令存储器 IM 最大容量 16384 字（0-3FFF ）需 14 位地址 ,所以 PC 和 IAR 为 14 位。指令存储器 IM 字长 18 位，所以 IR 和 IDR 为 18 位。数据存储器 DM 的最大容量为 65536 字（0-FFFF）需 16 位地址，所以 DAR 为 16 位。数据存储器 DM 的字长 16 位，所以 AC0、AC1、R0 、 R1 和 DDR 为 16 位。13.总线的概念。总线是构成计算机系统的互联机构，是多个系统功能部件间进行数据传送的公共通道，并在争用资源的基础上进行工作。单处理器系统中的总线。一个单处理器系统中的总线，大致分为三类：(1)内部总线：CPU 内部连接各寄存器及运算部件之间的总线。(2)系统总线：CPU 同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。(3)I/O 总线：中、低速 I/O 设备之间互相连接的总线。14.总线的特性。物理特性：指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等。功能特性：描述总线中每一根线的功能。电气特性：定义每一根线上信号的传递方向及有效电平范围。送入 CPU 的信号叫输入信号(IN) ，从 CPU 发出的信号叫输出信号(OUT) 。时间特性:定义了每根线在什么时间有效。规定了总线上各信号有效的时序关系，CPU 才能正确无误地使用。15. 单总线、多总线结构的性能特点。单总线结构：使用一条单一的总线连接计算机系统的各大功能部件，各大部件之间的所有信息传送都通过这组总线。优点：允许 I/O 设备之间或 I/O 设备与内存之间直接交换信息，只需 CPU 分配总线使用权，不需要 CPU 干预信息的交换。所以总线资源是由各大功能部件分时共享的。缺点：由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞吐量达到饱和甚至不能胜任的程度。故多为小型机和微机采用。多总线结构：多总线系统结构是通过桥，CPU 总线，系统总线和高速总线彼此相连，各大部件的信息传送不是通过系统总线。多总线系统结构中高速，中速，低速设备连接到不同的总线上，同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。16. 说明总线结构对计算机性能的影响。(1)简化了硬件的设计。从硬件的角度看，由总线接口代管了专门的 I/O 接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O 设备和 CPU 如何挂在总线上都作了具体的规定，所以，对于面向总线的微型计算机设计，只要按照这些规定制作 CPU 插件、存储器插件以及 I/O 插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。(2)简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。(3)系统扩充性好，一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。17.集中式仲裁方式分析。(1) 链式查询方式链式查询方式的主要特点：总线授权信号 BG 串行地从一个 I/O 接口传送到下一个 I/O 接口。假如 BG 到达的接口无总线请求，则继续往下查询；假如 BG 到达的接口有总线请求，BG 信号便不再往下查询，该 I/O 接口获得了总线控制权。离中央仲裁器最近的设备具有最高优先级，通过接口的优先级排队电路来实现。(2)计数器定时查询方