NIOS II 和QUARTUS II 9.0建立一个工程示例安装设计文件在继续之前，您必须安装 Quartus II 软件和 Nios II 嵌入式设计套件。分析系统要求本部分介绍的教程示例设计的系统要求。设计的目标如下：有关这些和其他组件，完整详细信息请参阅_。启动 Quartus II 软件并新建设计项目在设计之前，应该建立工作目录。每个设计都是一项工程，一般都单独建一个工作目录。在此设置的工作目录为E:sopc_projectled1.启动 Quartus II 软件。在 Windows 计算机上，单击，指向，Altera，Quartus II 9.0，然后单击 Quartus II 9.0。2.启动New Project Wizard选择FileNew Project Wizard,弹出如图1所示对话框。单击该对话框最上一栏右侧的按钮“”，设置当前工作目录。在第二栏设置当前工程名字，一般将顶层文件的名字作为工程名，例如工程名为sopc_led。第三栏是顶层文件的实体名。3.把设计文件添加到工程中单击Next按钮，弹出Add File对话框，如图2所示。在此可将有关的文件加入到工程中，选择默认即可。4.选择目标器件单击Next按钮，出现选择目标器件对话框，如图3所示。在Family选项中选择Cyclone II器件系列，并在Target device中选择第二项在可选的设备列表中指定目标器件。可以通过右边的Filters“过滤”选择。在此选择EP2C35F484C8器件。用户可以根据自己开发板的情况进行不同的设置。5.选择综合器和仿真器单击Next按钮，则弹出选择仿真器和综合器的对话框EDA Tool Settings，如图4所示。如果选择默认的None，则表示选择Quartus II自带的仿真器和综合器。也可以选择其他第三方综合器和仿真器等专业EDA工具。（5）、结束设置单击Next按钮，出现工程设置信息显示画面，如图5所示，对前面设置情况进行了汇总。点击Finish按钮，即完成了当前工程的创建。在工程管理窗口中出现当前工程的层次结构显示，如图6所示。创建一个新的 SOPC Builder系统您可以使用 SOPC Builder来生成 Nios II 处理器的系统，添加所需的组件，并配置它们如何连接在一起。请执行以下步骤来创建一个新的 SOPC Builder系统：1.在 Quartus II 软件中的工具菜单上单击 SOPC Builder。SOPC Builder将启动并显示创建新的系统对话框。2.键入 std_2c35 作为该系统的名称。3.选择 Verilog 或 VHDL 作为目标硬件描述语言。以后当您生成的系统，SOPC Builder将输出中您选择的语言的设计文件。4.单击确定。SOPC Builder GUI 将出现，显示系统目录选项卡。如下图：SOPC Builder图形用户界面使用SOPC Builder创建Nios II系统模块可以使用 SOPC Builder来定义硬件特性的 Nios II 系统，例如，哪些 Nios II 核心要使用，以及哪些组件，包括在系统中。SOPC Builder并不定义软件行为，如在内存中存储的指令或发送 stderr 字符流的位置在哪里。在本节中，您将执行以下步骤：1.指定目标 FPGA 和时钟设置。2.添加 Nios II CPU、 内存和其他组件。3.指定基址和中断请求 (IRQ) 的优先事项。4.生成 SOPC Builder系统。SOPC Builder设计过程不需要是线性的。在本教程中的设计步骤为新用户了解的最简单的顺序显示。但是，您可以按不同的顺序来执行 SOPC Builder设计步骤。指定目标 FPGA 和时钟设置系统内容选项卡的目标和时钟设置部分指定系统中的 SOPC Builder系统关系到其他设备。请执行以下步骤：1.选择匹配您的目标的 Altera FPGA 的设备系列。在这里选择器件系列Device Family是cyclone II。2. 系统的工作的外部时钟频率改为100 Mhz（双击它即可修改）。添加Nios II CPU Core选择SOPC Builder组件选择栏中的Component LibraryNios II Processor，双击或者单击下面的“ADD”，打开添加Nios II Processor对话框，如图10所示。这里给我们提供了三种类型：Nios II/e占用资源最少600-800LEs，功能也最简单，速度最慢。Nios II/s占资源比前者多一些，功能也多了，速度也要快一些。Nios II/f占资源最多，功能也最多，速度最快。选择的时候要根据你的需求和你的芯片资源来决定。在这里，我选择Nios II/f，功能和速度都可以得到满足。下面的：Reset Vector是复位后启动时的Memory类型和偏移量，Exception Vector是异常情况时的Memory类型和偏移量。现在还不能配置，需要SDRAM和FLASH设置好以后才能修改这里，这两个地方很重要。点击Next，如下11所示，将Data masterData Cache处选择为None，也就是关闭Data Cache。接下来连续点击Next，一直到如图12为止。这是设置JTAG Debug Module，即JTAG调试时所用到的功能模块。功能越多，需要的资源越多。这里我们选择Level 1即可，不需要过多其他的功能。点击Finish，结束Nios II Processor的建立后，如图13所示。添加SDRAM模块选择SOPC Builder组件选择栏中的system contentmemories and memory controllersSDRAMSDRAM controller，双击或者单击下面的“ADD”，打开SDRAM controller的对话框。如图14所示。在Presets中选择第一项Custom。在data width中选择16.在Architecture中的chip select: 2 ，bank : 4。在Address widths中的row： 13，column:9。如图15所示。点击Next，点击Finish，完成SDRAM控制器的设置。在这里我们用的SDRAM是两片HY57V561620。添加EPCS控制器选择SOPC Builder组件选择栏中的system contentmemories and memory controllersFlashEPCS serial Flash。双击或者单击下面的“ADD”，打开EPCS serial flash controller的对话框。如图16所示。直接点击Finish完成添加。添加JTAG UART选择SOPC Builder组件选择栏中的system contentInterface protocolsserialJTAG UART。双击或者单击下面的“ADD”，打开JTAG UART的对话框。如图18所示。直接点击NextFinish完成。添加systen ID模块选择SOPC Builder组件选择栏中的system contentperipheralsDebug and performance system ID peripheral。双击或者单击下面的“ADD”，打开system ID peripheral的对话框。如图17所示。点击Finish，完成System ID的建立。添加PIO模块选择SOPC Builder组件选择栏中的system contentperipheralsmicrocontroller peripheralsPIO。双击或者单击下面的“ADD”，打开PIO的对话框，配置成4位输出。如图19所示。点击NextFinish完成。到此为止，基本的NIOS系统模块就建立完成了，如图20所示。如上图所示，我们可以把各个模块的名称的后面的_0去掉，单击要修改的名字ctrl+r或右键选Rename，输入新名字即可。如21图所示.指定基址和中断请求 (IRQ) 的优先事项。我们需要对FLASH地址进行锁定，复位重启的地址我们锁定为0x00000000,双击cfi_flash_controller的base地址修改，修改完成后再点击它前面的小锁，使其锁住。表示地址已锁定，如图23所示。接下来是地址自动分配操作，点击SYSTEM-Auto-assign Basic Addresses，如图24所示。接下来是中断的自动分配，和地址自动分配一样，SYSTEM- Auto-assign IRQs，如图25所示。也可以手动分配。接下来我们需要对cpu进行设置，双击cpu，Reset Vector处的Memeory选择cfi_flash_controller，Exceptioni Vector选择sdram，其他不变，如图22所示.点击Finish，完成cpu设置。生成 SOPC Builder系统生成Nios II系统，单击system Generation标签，在options下进行如图26所示的设置。点击Generate。开始生成Nios II系统。需要等待一会儿。知道出现info:system generation was successful，如图27所示。表示已经编译好，点击Exit，回到了Quartus界面。集成Nios II系统到Quartus II 项目在本节中，您执行以下步骤来完成的硬件设计：实例中，Quartus II SOPC Builder系统模块化项目。分配 FPGA 针脚。编译 Quartus II 项目。验证时间。配置工程我们要对工程配置一下了，在左侧边框栏右键点击，如图47所示。点击setting后，如图48所示，点击Device and Pin Options。点击后如图49所示，点击Configuration。点击后，将use configuration device改为EPCS16，如图50所示。实例化 SOPC Builder系统模块 Quartus II 项目中首先创建一个顶层文件，在Quartus II 窗口中选择FileNew，打开如图28所示的窗口，选择block Diagram/schematic File,即建立原理图文件。点击Filesave As保存为sopc_led.bdf，如图29所示。在sopc_led.bdf中的空白处双击，即可弹出symbol窗口。选择projectstd_2c35，如图30所示。点击OK，将系统模块添加到了顶层模块中。如图31所示。建立锁相环PLL模块。接下来的工作我们需要建立一个锁相环，对时钟进行倍频，我们板子上是50MHz的有源晶振，我们要将其倍频到100MHz满足我们前面所设定的NOIS软核的时钟，还需要为SDRAM提供100MHz的时钟。下面我们就开始锁相环PLL模块。在sopc_led.bdf的空白处双击鼠标，点击megawizard plug-in manager如图32所示。出现如图33 点击Next选中IO下的ALTPLL，将锁相环命名为PLL，