NUC120 系列规格书系列规格书 ARM Cortex-M0 32-BIT 微控制器微控制器 Publication Release Date: Aug. 23, 2010 - 1 - Revision V1.04 NuMicro Family NUC120 系规格书系规格书 The information described in this document is the exclusive intellectual property of Nuvoton Technology Corporation and shall not be reproduced without permission from Nuvoton. Nuvoton is providing this document only for reference purposes of NuMicro microcontroller based system design. Nuvoton assumes no responsibility for errors or omissions. All data and specifications are subject to change without notice. For additional information or questions, please contact: Nuvoton Technology Corporation. NUC120 系列规格书系列规格书 Publication Release Date: Aug. 23, 2010 - 2 - Revision V1.04 目录目录- 1 . 5 概述 2 . 6 特征 3 11 型号列表与引脚配置 3.1 11 产品选型指南 3.1.1 11 NUC120 系列带USB的选型指南(中端系列) 3.1.2 11 NUC120 系列带USB的选型指南(低端系列) 3.2 12 引脚配置 3.2.1 .12 NUC120 LQFP 100 pin 3.2.2 .13 NUC120 LQFP 64 pin 3.2.3 .14 NUC120 LQFP 48 pin 3.3 15 引脚定义 3.3.1 15 NUC120 引脚定义 4 . 22 框图 4.1 22 NUC120 框图 5 23 功能描述 5.1 23 ARM Cortex-M0内核 5.2 25 系统管理器 5.2.1 25 概述 5.2.2 .25 系统复位 5.2.3 26 系统定时器 (SysTick) 5.2.4 .27 嵌套向量中断控制器 (NVIC) 5.3 30 时钟控制器 5.3.1 .30 时钟发生器 5.3.2 31 系统时钟 AI=模拟输入; P=数字电源管脚; AP=模拟电源管教 NUC120 系列规格书系列规格书 4 框图框图 4.1 NUC120 框图框图 FLASH 128KB Cortex-M0 50MHz CLK_CTL PDMA ISP 4KB SRAM 16KB GPIO A,B,C,D,E PS2 SPI 2/3 UART 1 -115K I2C 1 -1M Timer 2/3 RTC WDG I2C 0 -1M USB-FS 512BRAM SPI 0/1 UART 0 -3M PWM 03 Timer 0/1/ 10 kHz 32 KHz P L L 22 MHz 12 MHz LDO 12-bit ADC Analog Comparator POR Brown-out LVR USBPHY Peripherals with PDMA UART 2 -115K I2S PWM 47 2.5V 5.5V 图 4-1 NUC120 框图 Publication Release Date: Aug. 23, 2010 - 22 - Revision V1.04 NUC120 系列规格书系列规格书 5 功能描述功能描述 5.1 ARM Cortex-M0 内核内核 The Cortex-M0 理器是32位多级可配置的RISC处理器。它有AMBA AHB-Lite接口和嵌套向量中断控 制器（NVIC），具有可选的硬件调试功能，可以执行Thumb指令，并与其它Cortex-M系列兼容. 图 5-1 处理器的功能框图. Publication Release Date: Aug. 23, 2010 - 23 - Revision V1.04 Cortex-M0 Processor core Cortex-M0 Processor core Nested Vectored Interrupt Controller (NVIC) Nested Vectored Interrupt Controller (NVIC) Breakpoint and Watchpoint unit Breakpoint and Watchpoint unit Debugger interface Debugger interface Bus matrixBus matrix Debug Access Port (DAP) Debug Access Port (DAP) DebugCortex-M0 processorDebugCortex-M0 processor Cortex-M0 componentsCortex-M0 components Interrupts Wakeup Interrupt Controller (WIC) Interrupts Wakeup Interrupt Controller (WIC) Serial Wire or JTAG debug port AHB-Lite interface Serial Wire or JTAG debug port AHB-Lite interface 图 5-1 功能框图 设备提供: 低门数处理器特征: ARMv6-M Thumb 指令集. Thumb-2 技术. ARMv6-M 兼容 24-bit SysTick 定时器. 32-bit 硬件乘法器. 系统支持小端（little-endian）数据. 准确而及时的中断处理能力. 加载/多路存储和多周期乘法可以实现快速中断处理. C 应用程序二进制接口的异常兼容模式（C-ABI）. （C-ABI）完全允许用户使用 C 函数实现中断处理. （WFI）可以进入低功耗的休眠模式，（WFE）指令可由休眠模式退出. NVIC 特征: 32 个外部中断，具有 4 级优先级. 不可屏蔽中断输入（NMI）. 支持电平和脉冲中断触发. NUC120 系列规格书系列规格书 Publication Release Date: Aug. 23, 2010 - 24 - Revision V1.04 中断唤醒控制器(WIC), 支持极低功耗休眠模式. 调试 四个硬件断点. 两个观察点. 用于非侵入式代码分析的程序计数采样寄存器. 单步向量捕获能力. 总线接口: 单一 32 位的 AMBA-3 ABH-Lite 系统接口. 支持 DAP(Debug Access Port)的单一 32 位的从端口 NUC120 系列规格书系列规格书 Publication Release Date: Aug. 23, 2010 - 25 - Revision V1.04 5.2 系统管理器系统管理器 5.2.1 概述概述 系统管理器包括如下功能 ? 系统内存 ? 系统定时器（SysTick） ? 嵌套向量中断控制器（NVIC） ? 产品ID的系统管理寄存器 ? 芯片、模块功能复位和多功能管脚控制的系统管理寄存器 ? 欠压和复合芯片控制寄存器 ? 对外围设备中断源的认别 5.2.2 系统复位系统复位 下列情况发生时，系统复位，复位标志由寄存器RSTRC读出. ? 上电复位 ? 复位脚（/RESET）上有低电平 ? 看门狗复位 ? 低压复位 ? 欠压检测复位 ? Coretex-M0 单片机复位 ? PMU 复位 NUC120 系列规格书系列规格书 Publication Release Date: Aug. 23, 2010 - 26 - Revision V1.04 5.2.3 系统定时器系统定时器 (SysTick) Cortex-M0 包含系统定时器, SysTick. SysTick 提供一种简单，24位计数器，可灵活控制。计数器可作 如下几种不同应用，例： ? 一个RTOS 滴答定时器，频率可编程(如 100Hz)可调用SysTick程序. ? 一个高速报警定时器，使用内核时钟. ? 可变速率的报警或信号定时器 其周期取决于所使用的参考时钟和动态计数器. ? 一个简单计数器，软件可用它测量时间. ? 一个内部时钟源控制. 计数标志位用于决定动作是否在设定期间内完成. 使能后，定时器从SysTick 当前寄存器(SYST_CVR)的值向下计数到0，下一个时钟边缘，重新加载寄存 器(SYST_RVR) 的值。当计数器减到0时，标志位COUNTFLAG置位，在读数时，清COUNTFLAG标志 位. 复位后，SYST_CVR 的值未知. 使能前，软件应该向寄存器写入0. 这样确保定时器以SYST_RVR中的 值计数，而非任意值. 若SYST_RVR 是0 ，在重新加载后，定时器将保持当前值0. 详 情 请 参 考 “ARM Cortex-M0 Technical Reference Manual” 与 “ARM v6-M Architecture Reference Manual”. NUC120 系列规格书系列规格书 Publication Release Date: Aug. 23, 2010 - 27 - Revision V1.04 5.2.4.1 5.2.4 嵌套向量中断控制器嵌套向量中断控制器 (NVIC) Cortex-M0 提供中断控制器，用于总体管理异常，称之为“嵌套向量中断控制器(NVIC)”. 提供以下特征: ? 支持嵌套和向量中断 ? 自动保存和恢复处理器状态 ? 动态改变优先级 ? 减少和确定中断时间 NVIC区分和处理所有支持的异常，所有异常在“处理器模式“处理. NVIC结构支持32(IRQ31:0)4级离散 中断优先级. 所有的中断和大多数系统异常可以配置为不同优先级. 当中断发生时，NVIC将比较新中断 与当前中断的优先级，如果新中断优先级高，则立即处理新中断. 当接受任何中断时，ISR的开始地址可从内存的向量表中取得. 不需要确定哪个中断被响应，也不要软件 分配相关中断服务程序（ISR）的开始地址。当开始地址取得时，NVIC将自动保存处理状态到栈中，包 括以下寄存器“PC, PSR, LR, R0R3, R12” 的值. 在ISR结束时, NVIC 将从栈中恢复相关寄存器的值，进 行正常操作,因此花费少量时处理中断请求. NVIC支持末尾连锁“Tail Chaining” ，有效处理背对背中断“back-to-back interrupts”，以减少在切换ISR 时的延迟时间. NVIC还支持迟到 “Late Arrival”，改善同时发生的ISR的效率. 当较高优先级中断请求发生 在当前ISR开始执行之前（at the stage of state saving and starting address fetching），NVIC给优先级 最高的，而没有延迟，从而提高了适时性. 详 情 请 参 考 “ARM Cortex-M0 Technical Reference Manual” 与 “ARM v6-M Architecture Reference Manual”. 异常模式和系统