传统数字系统设计流程 设计目标 人工给出真值表人工给出真值表 人工化简卡诺图人工化简卡诺图 得到最简表达式得到最简表达式 人工使用人工使用LSI电路实现电路实现 系统调试和验证系统调试和验证 现代数字系统设计流程 设计目标设计目标 设计输入设计输入 功能级仿真功能级仿真 逻辑综合逻辑综合 时序仿真时序仿真 系统调试与验证系统调试与验证 entity lab1 is port(a,b,c : in std_logic; y : out std_logic); end lab1; architecture rtl of lab1 is begin yGenerate File 关闭该界面 基于基于VHDL语言的语言的ISE设计流程设计流程 -生成PROM文件并下载到PROM 下面将生成的PROM文件烧到PROM芯片中。 选择Boundary Scan 准备分配PROM文件给XCF04S 基于基于VHDL语言的语言的ISE设计流程设计流程 -生成PROM文件并下载到PROM 鼠标右键点击芯片图标 选择Assign New Configuration File 基于基于VHDL语言的语言的ISE设计流程设计流程 -生成PROM文件并下载到PROM 选择选择counter_burn.mcs文件文件 点击“打开”按 钮 基于基于VHDL语言的语言的ISE设计流程设计流程 -生成PROM文件并下载到PROM 鼠标右健点击 芯片图标,出现 下面的菜单 点击“Program”选项，开始对FPGA进行编程 基于基于VHDL语言的语言的ISE设计流程设计流程 -生成PROM文件并下载到PROM 出现编程进度条 编程完成后，出现 下面界面 基于基于VHDL语言的语言的ISE设计流程设计流程 -生成PROM文件并下载到PROM 关闭电源重新上电，程序从关闭电源重新上电，程序从PROM自动引导到自动引导到 FPGA芯片中。芯片中。 关闭配置界面，不保存任何信息。关闭配置界面，不保存任何信息。（一定不要保存（一定不要保存 任何信息）任何信息）