资源预览内容
第1页 / 共127页
第2页 / 共127页
第3页 / 共127页
第4页 / 共127页
第5页 / 共127页
第6页 / 共127页
第7页 / 共127页
第8页 / 共127页
第9页 / 共127页
第10页 / 共127页
亲,该文档总共127页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
第四章 组合逻辑电路,4.1 概述 4.2组合逻辑电路的分析方法和设计方法 4.4 若干常用的组合逻辑电路 4.4.1 编码器 4.4.2 译码器 4.4.4 数据选择器 4.4.4 加法器 4.4.5 数值比较器 4.4 组合逻辑电路中的竟争冒险现象 本章小结与疑难解析 本章习题,例:图示电路中,任意时刻,只要A、B、CI的取值确定, 则S和CO的值也随之确定,与电路过去的状态无关。,此为组合逻辑电路,4.1 概述,一、组合逻辑电路的特点,组合逻辑电路: 任意时刻的输出,仅仅决定于该时刻的输入,而与电路原来的状态无关。 时序逻辑电路: 任意时刻的输出,不仅决定于该时刻的输入,还与电路原来的状态有关。,二、逻辑功能的描述,逻辑式:,结构特点:组合逻辑电路中无存储单元。,在电路结构上信号的流向是单向性的,没有从输出端到输入端的反馈。电路的基本组成单元是逻辑门电路,不含记忆元件。但由于门电路有延时,故组合逻辑电路也有延迟时间。,4.2 组合逻辑电路的分析方法和设计方法,4.2.1 组合电路的分析方法,分析:给出逻辑图,分析逻辑功能。,步骤: 1.根据逻辑图,写出逻辑表达式 2.化简逻辑式,以使逻辑关系简单明了 4.根据逻辑式,列出真值表,分析逻辑功能,例:试分析图示电路的逻辑功能,指出该电路的用途。,功能分析:当D、C、B、A表示的二进制 数小于或等于5时,Y0为1,当这个二进 制数在6和10之间时Y1为1,当这个二进 制数大于或等于11时Y2为1。 故这是一个判别输入的4位二进制数数 值范围的电路。,2.列出真值表,例 分析图 所示逻辑电路的逻辑功能。,解:a.由图可得,b.化简:,其卡诺图为,化简后,c.由上述最简逻辑式可得输出输入的真值表如表所示,d.由真值表可知此电路为非一致电路,即输入A、B、C取值不一样时输出为1,否则为0.其电路的特点是无反变量输入。,表,4.2.2 组合逻辑电路的设计方法,步骤:,一、进行逻辑抽象,二、选定器件类型,将逻辑函数化简或变换成适当形式,设计 根据给出的实际逻辑问题,求出实现这一逻辑功能的 最简单逻辑电路。,是最重要的,必须自己思考完成哦。,按步骤做就可以了,三、将逻辑函数式化简或变换成适当的形式,四、画出逻辑图,如与非与非式,或非或非式等。,五 、工艺设计,例:设计一个监视交通信号灯的逻辑电路,每一组信号灯由红、黄、绿三盏灯组成,正常工作情况下,任何时刻必有一盏灯亮,而且只允许有一盏灯点亮。而当出现其它五种点亮状态时,电路发生故障,这时要求发出故障信号,以提醒维护人员前去修理。,解:,一、逻辑抽象,确定输入输出变量,输入变量:三盏灯的状态,用R、A、G表示,输出变量:故障信号,用Z表示,定义逻辑状态的含义,灯亮为1,不亮为0;发生故障为1,无故障为0,真值表,二、写出逻辑式,三、选定器件为SSI,四、化简,五、画逻辑图,若要求用与非门实现,则需将逻辑式转换为与非与非式,复习方法:两次求反,用摩根定理,逻辑图见图,逻辑图,方法二:合并卡诺图中的0,然后求反,若要求用与或非门实现,则需将逻辑式转换为与或非式,方法一:先化为最小项之和的形式,再利用,例 设两个一位二进制数A和B,试设计判别器,若AB,则输出Y为1,否则输出Y为0.,解:1.由题意列出真值表为,2. 由真值表写出输出端的逻辑式,3. 画出逻辑电路图,如图所示,例 设 x 和y 是两个两位的二进制数,其中x x2 x1 ,y y2y1,试设计一判别器,当x y 时,输出为1; 否则为0,试用与非门实现这个逻辑要求,解:根据题意列出真值表为,由真值表写出输出函数式为,卡诺图为,则化简后的逻辑函数为,逻辑电路为,练习,1.试设计一逻辑电路供三人表决使用。 每人有一电键,如果他赞成,就按电键,表示为1; 如果不赞成,不按电键,表示0. 表决结果用指示灯表示。 若多数赞成,则指示灯亮,输出为1,否则不亮为0。,2.某同学参加四门课程考试,规定 (1)课程A及格得1分,不及格为0分; (2)课程B及格得2分,不及格为0分; (3)课程C及格得4分,不及格为0分; (4)课程D及格为5分,不及格为0分。 若总得分大于8分(含8分),则可结业。 试用与非门实现上述逻辑要求。,4.3 若干常用的组合逻辑电路,4.3.4加法器,一、1位加法器,CI,CO,半加 ? 全加 ?,1.半加器(完成2个1位二进制数相加,不考虑低位来的进位),符号:,真值表:,逻辑式:,逻辑图:,S,2.全加器(完成2个1位二进制数相加,考虑低位来的进位),真值表:,逻辑式:,逻辑图,符号:,由半加器组成的全加器的逻辑电路和逻辑符号如图所示,双全加器74LS183 (a)1/2逻辑图 (b)图形符号,1 2 3 4 5 6 7 8,16 15 14 13 12 11 10 9,二、多位加法器,功能:实现多位二进制数的相加,例:A3A2A1A0+B3B2B1B0=COS3S2S1S0,1.串行进位加法器,原理:先进行最低位A0B0的加法,得出S0和CO0, CO0送到 第二个加法器的CI端,进行A1B1的加法,以此类推。,特点:速度慢。(因为每一位的运算都要等到低一位运算完, 才能进行,因此称串行进位加法器),2.超前进位,串行速度慢的原因是因为要先算出前级的进位,才能进行后级的计算, 那么能不能在一开始就事先知道每一级的进位呢?,CI1 A0、B0 CI2 A1、B1、CI1A1B1A0B0 CI3 A2、B2、CI2A2B2A1B1A0B0 CI4 A4、B4、CI4A3B3A2B2A1B1A0B0,运算开始时,即可得到各位的进位信号,采用这个原理构成的加法器,就是超前进位(Carry Lookahead)加法器,也称快速进位(Fast carry) 加法器。,CIi与A0 Ai-1,B0 Bi-1的函数关系,根据前面的分析,有:,即:,上式表明,当AiBi=1时,COi=1,即产生一个进位, 故定义Gi=AiBi为进位产生函数,当AiBi= 0,Ai+Bi=1时,COi=CIi,即将进位输入传递到进位输出, 故定义Pi=Ai+Bi为进位传递函数,将上式展开,并利用 (第i位的进位输入=第i-1位的进位输出),得:,此式即第i位进位输出的逻辑式,进位产生函数 Gi=AiBi,进位传递函数 Pi=Ai+Bi,根据上两式即可画出超前进位加法器的逻辑图,可验证其它几级,结论: 完成计算的时间是三级门的传输时间,速度快 运算时间的缩短是以增加电路的复杂程度换得的,i越大, CIi的电路越复杂。,两个八位二进制数的加法实现,三、用加法器设计组合电路,当组合电路的输出等于输入变量与常量或变量之和时,可用加法器实现,例:设计一个代码转换电路,将8421BCD码转成余3码,解:分析题意得真值表,3.设计一个一位二进制全减器:输入被减数为A,减数为B,低位来的借位数为C,全减差为D,向高位的借位数为Ci.,练习,4.3.1 编码器,编码器的功能: 把输入的每一个高(或低)电平信号编成一个对应的二进制代码。,编码:为了区分一系列不同的事物,将其中的每个事物用二值代 码表示。,编码器:由于在二值逻辑电路中,信号是以高低电平给出的,故编码器就是把输入的每一个高低电平信号变成一个对应的二进制代码。,编码器分为普通编码器和优先权编码器, 根据进制可分为二进制编码器和二十进制编码器.,一、普通编码器,特点:任一时刻只允许输入一个编码信号,否则输出将发生混乱。,功能:当I0=1,其它为0时,输出Y1Y0=00 当I1=1,其它为0时,输出Y1Y0=01 当I2=1,其它为0时,输出Y1Y0=10 当I4=1,其它为0时,输出Y1Y0=11,真值表:,其它的含义:任意时刻只允许输入一个编码信号,即其它的情况是不允许出现的,对应的最小项为约束项,故对应的输出为。,用卡诺图化简,8线3线编码器,功能:当I0=1,其它为0时,输出Y2Y1Y0=000 当I1=1,其它为0时,输出Y2Y1Y0=001 当I7=1,其它为0时,输出Y2Y1Y0=111,真值表:,用卡诺图化简,得:,理解:输入所有可能的取值情况只有真值表中的8种,在这8种 情况下,只要I4为1,或I5为1,或I6为1,或I7为1,则Y2为1, 故:Y2=I4+I5+I6+I7。Y1、Y0同理。,逻辑电路:,普通编码器的局限性:,任一时刻只允许输入一个编码信号, 否则输出将发生混乱。,例:I4、I5同时输入1、1, 则:Y2Y1Y0=111 与I7的编码混淆。,二、优先编码器,特点:允许同时输入几个编码信号,编码器只对级别高的输入进行编码。,例:83线优先编码器74LS148,结论:实现 了优先编 码的功能,1.基本功能,由图可写出逻辑式:,工作原理分析:,由逻辑式得真值表:,注意:输入低电平有效,输出是二进制反码,故符号中带圈。,2.控制功能,选通输入端,为扩展端,由图可知,,为选通输出端,由图可知:,解:根据题意,该编码器输入信号 与编码输出的关系如下:,因原码输出,故输出应反相,并将两片的输出相或,作低位输出。,每片只有8个输入,故16个输入分别接2片。,先非后或等于先与后非,题4.6 用4片74LS148接成32线5线优先编码器。输入低电平有效, 原码输出。,因原码输出,故将两片的输出相与非,作低位编码输出。,第1片优先级高,将前片的 接后片的 。,高位编码输出的设计,此为42线编码关系,二-十进制编码器,例二十进制优先编码器74LS147,输入低电平有效,反码输出。,内部电路自学,将 十个输入信号编成十个8421BCD码。,真值表见表4.4.4,当I0有输入信号,其他输出为高电平,输出Y3 Y2 Y1 Y01111;,输出代码为对应二进制BCD码的反码,如I60时,输出为Y3 Y2 Y1 Y01001 ,为0110的反码,4.4.2译码器,译码是编码器的逆过程,既将每组输入的二进制代码译成对应的 输出高、低电平信号。常用的译码器分 为二进制译码器、二十进制译码器和显示译码器。,一、二进制译码器,即将N位二进制代码译成2N个高低电平信号,称为N线 2N线译码器。如N3,则可译2N8个高低电平信号,称为3线8线译码器。,A2A0二进制代码输入端; Y7Y0信号输出端,例:3-8线译码器74LS138,基本功能:,注意:输出低电平有效,扩展功能:,b. 当S11,S2 S30时,译码器处于工作状态,c. 当译码器工作时,输出端的逻辑式为,输出端的逻辑式是以输入的三个变量最小项取反的形式,故这种译码器也叫最小项译码器。,扩展功能:,片选功能,级联扩展,解:,分析题意既要求实现图示功能:,试用两片3线8线译码器74HC138组成4线16线译码器,将输入的4位二进制代码D3 D2 D1 D0译成16个独立的低电平信号Z 0 Z 15,两片的A0、A1、A2分别相连作低位输入D0、D1、D2,高位输入D3怎么办?,验证:,实现方法,四片的A0、A1、A2分别相连作低位输入D0、D1、D2,高位输入的设计,故可将D4D3接24线译码器,译码器输 出接各片S1,从真值表看出:D4D3与各片S1的关系如表, 此为译码关系。,二、二-十进制译码器,将输入BCD码的十个代码译成十个高、低电平信号,例二十进制译码器74LS42,输出低电平有效。,内部电路自学,真值表见表4.3.6,二-十进制编码,显示器件,在数字系统中,常常需要将运算结果用人们习惯的十进制显示出来,这就要用到显示译码器。,8421码,三、显示译码器,a,b,c,d,f,g,A3 A2 A1 A0 a b c d
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号