第一部分 考试试题第0章 绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章 集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。第2章 集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。2. 什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章 集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。3. 为什么基区薄层电阻需要修正。4. 为什么新的工艺中要用铜布线取代铝布线。5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c,该电阻上的压降为5V,设计此电阻。第4章TTL电路1.名词解释 电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流 静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间 瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。四管和五管与非门对静态和动态有那些方面的改进。5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。6. 画出四管和六管单元与非门传输特性曲线。并说明为什么有源泄放回路改善了传输特性的矩形性。7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。8. 为什么TTL与非门不能直接并联？9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值）。2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.请画出晶体管的特性曲线，指出饱和区和非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）。8.给出E/R反相器的电路结构，分析其工作原理及传输特性，并计算VTC曲线上的临界电压值。9.考虑下面的反相器设计问题：给定VDD=5V，KN=30uA/V2 ，VT0=1V设计一个VOL=0.2V的电阻负载反相器电路，并确定满足VOL条件时的晶体管的宽长比(W/L)和负载电阻RL的阻值。10.考虑一个电阻负载反相器电路：VDD=5V，KN=20uA/V2 ，VT0=0.8V，RL=200K，W/L=2。计算VTC曲线上的临界电压值（VOL、VOH、VIL、VIH）及电路的噪声容限，并评价该直流反相器的设计质量。11.设计一个VOL=0.6V的电阻负载反相器，增强型驱动晶体管VT0=1V， VDD=5V 1）求VIL和VIH 2）求噪声容限VNML和VNMH12.采用MOSFET作为nMOS反相器的负载器件有哪些优点？13.增强型负载nMOS反相器有哪两种电路结构？简述其优缺点。14.以饱和增强型负载反相器为例分析E/E反相器的工作原理及传输特性。15试比较将nMOS E /E反相器的负载管改为耗尽型nMOSFET后，传输特性有哪些改善？16.耗尽型负载nMOS反相器相比于增强型负载nMOS反相器有哪些好处？17有一nMOS E /D反相器，若VTE=2V，VTD=-2V，KNE/KND=25，VDD=2V，求此反相器的高、低输出逻辑电平是多少？18.什么是CMOS电路？简述CMOS反相器的工作原理及特点。19. 根据CMOS反相器的传输特性曲线计算VIL和VIH。20. 求解CMOS反相器的逻辑阈值，并说明它与哪些因素有关？21. 为什么的PMOS尺寸通常比NMOS的尺寸大？22考虑一个具有如下参数的CMOS反相器电路：VDD=3.3V VTN=0.6V VTP=-0.7V KN =200uA/V2 Kp=80uA/V2计算电路的噪声容限。23. 采用0.35um工艺的CMOS反相器，相关参数如下：VDD=3.3VNMOS：VTN=0.6V NCOX =60uA/V2 (W/L)N=8PMOS：VTP=-0.7V pCOX =25uA/V2 (W/L)P=12求电路的噪声容限及逻辑阈值。24设计一个CMOS反相器，NMOS：VTN=0.6V NCOX=60uA/V2PMOS：VTP=-0.7V PCOX=25uA/V2 电源电压为3.3V，LN=LP=0.8um1）求VM=1.4V 时的WN/WP。2）此CMOS反相器制作工艺允许VTN 、VTP的值在标称值有正负15%的变化，假定其他参数仍为标称值，求VM的上下限。25举例说明什么是有比反相器和无比反相器。26以CMOS反相器为例，说明什么是静态功耗和动态功耗。27在图中标注出上升时间tr、下降时间tf、导通延迟时间、截止延迟时间，给出延迟时间tpd的定义。若希望tr=tf，求WN/WP。VinVouttt第6章 CMOS静态逻辑门1. 画出F=AB的CMOS组合逻辑门电路。2. 用CMOS组合逻辑实现全加器电路。3. 计算图示或非门的驱动能力。为保证最坏工作条件下，各逻辑门的驱动能力与标准反相器的特性相同，N管与P管的尺寸应如何选取？VDDBBAAF4. 画出F=的CMOS组合逻辑门电路，并计算该复合逻辑门的驱动能力。5简述CMOS静态逻辑门功耗的构成。6. 降低电路的功耗有哪些方法？7. 比较当FO=1时，下列两种8输入的AND门，那种组合逻辑速度更快？3/10125/3第7章 传输门逻辑一、填空1写出传输门电路主要的三种类型和他们的缺点：（1） ，缺点： ；（2） ，缺点： ；（3） ，缺点： 。2传输门逻辑电路的振幅会由于 减小，信号的 也较复杂，在多段接续时，一般要插入 。3. 一般的说，传输门逻辑电路适合 逻辑的电路。比如常用的 和 。二、解答题1分析下面传输门电路的逻辑功能，并说明方块标明的MOS管的作用。2. 根据下面的电路回答问题： 分析电路，说明电路的B区域完成的是什么功能，设计该部分电路是为了解决NMOS传输门电路的什么问题？3假定反向器在理想的 VDD/2时转换, 忽略沟道长度调制和寄生效应，根据下面的传输门电路原理图回答问题。 （1） 电路的功能是什么？ （2） 说明电路的静态功耗是否为零，并解释原因。4. 分析比较下面2种电路结构，说明图1的工作原理，介绍它和图2所示电路的相同点和不同点。 图1 图 25根据下面的电路回答问题。已知电路B点的输入电压为2.5V，C点的输入电压为0V。当A点的输入电压如图a时，画出X点和OUT点的波形，并以此说明NMOS和PMOS传输门的特点。 A点的输入波形6写出逻辑表达式C=AB的真值表，并根据真值表画出基于传输门的电路原理图。7. 相同的电路结构，输入信号不同时，构成不同的逻辑功能。以下电路在不同的输入下可以完成不同的逻辑功能，写出它们的真值表，判断实现的逻辑功能。 图1 图28.分析下面的电路，根据真值表，判断电路实现的逻辑功能。第8章 动态逻辑电路一、填空1对于一般的动态逻辑电路，逻辑部分由输出低电平的 网组成，输出信号与电源之间插入了栅控制极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的 。2.对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有 跳变，对 PUN网只允许有 跳变，PDN与PDN相连或PUN与PUN相连时中间应接入 。二、解答题1. 分析电路，已知静态反向器的预充电时间，赋值时间和传输延迟都为 T/2。说明当输入产生一个 0-1 转换时会发生什么问题? 当 1-0 转换时会如何? 如果这样，描述会发生什么并在电路的某处插入一个反向器修正这个问题。2.从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。从而说明CMOS动态组合逻辑电路的特点。 图A 图B3.分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。4. 分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原理。5.简述动态组合逻辑电路中存在的常见的三种问题，以及他们产生的原因和解决的方法。6. 分析下列电路的工作原理，画出输出端OUT的波形。 7.结合下面电路，说明动态组合逻辑电路的工作原理。第9章 触发器1. 用图说明 如何给SR锁存器加时钟控制。 2. 用图说明 如何把SR锁存器连接成D锁存器，并且给出 所画D锁存器的真值表3. 画出用与非门表示的SR触发器的MOS管