数字电路疑难题示例E4b2017-016-01402Z.doc【题目】：为什么两个二进制数之间的减法运算可以用它们的补码相加来实现？【相关知识】：二进制数，二进制数的加法运算，正负二进制数的表示，二进制数的原码、反码和补码表示等。【解题方法】：可以从日常生活中的时钟校时方法加以理解。联系时钟校时的两种方法，顺时针校时和反时针校时，就可以想到减法可以用补码相加代替了。【解答过程】： 我们已经知道，在数字电路中是用逻辑电路输出的高、低电平表示二进制数的和的。那么数的正、负又如何表示呢？通常采用的方法是在二进制数的前面增加一位符号位。符号位为表示这个数是正数，符号位为表示这个数是负数。这种形式的数称为原码。在作减法运算时，如果两个数是用原码表示的，则首先需要比较两数绝对值的大小，然后以绝对值大的一个作为被减数、绝对值小的一个作为减数，求出差值，并以绝对值大的一个数的符号作为差值的符号。不难看出，这个操作过程比较麻烦，而且需要使用数值比较电路和减法运算电路。如果能用两数的补码相加代替上述的减法运算，那么计算过程中就无需使用数值比较电路和减法运算电路了，从而使运算器的电路结构大为简化。为了说明补码运算的原理，我们先来讨论一个生活中常见的事例。例如你在点钟的时候发现自己的手表停在点上了，因而必须把表针拨回到点。由图E4b2017-016-0140201Z上可以看出，这时有两种拨法：第一种拨法是往后拨格，（因），可拨回到点；另一种拨法是往前拨格，（因）。由于表盘的最大数是，超过以后的“进位”将自动消失，于是就只剩下减去以后的余数了，即，由此也可把表针拨回到点。这个例子说明，的减法运算可以用的加法运算代替。因为和相加正好等于产生进位的模数，所以我们称为对模的补数，也叫做补码。图E4b2017-016-0140201Z说明补码运算原理的例子从这个例子中可以得出一个结论，就是在舍弃进位的条件下，减去某个数可以用加上它的补码来代替。这个结论同样适用于二进制数的运算。图E4b2017-016-0140202Z 位二进制数补码运算的例子图E4b2017-016-0140202Z中给出了位二进制数补码运算的一个例子。由图可见，的减法运算，在舍弃进位的条件下，可以用的加法运算代替。因为位二进制数的进位基数是（），所以（）恰好是（）对模的补码。为了避免作减法运算，在求负数的补码时可以先求出二进制数原码的反码（将数字代码中每一位的取值求反，即改为，改为，符号位保持不变），然后在最低位加而得到补码。例如有一个位二进制的负数，它的原码为（最左边一位是符号位），则它的反码为。在反码的最低位加后得到补码为。将这个补码和它的原码相加(不包括符号位)，得到的正好是（），也就是位二进制数的进位基数，因此是的补码。至此我们可以归纳出以下几点简单的结论：.二进制数原码的定义二进制数的原码是在它的数值前面设置一位符号位而得到的。正数的符号位是，负数的符号位是。. 二进制数补码的定义正数的补码与原码相同。负数的补码可以通过将每一位数值求反，然后在最低位加而得到（符号位保持不变）。.两个二进制数的加、减运算都可以用它们的补码相加来实现，得到的运算结果也是补码形式。. 进一步的分析表明，在将两个数的补码相加时，如果将两个补码的符号位和数值部分产生的进位相加，则得到的和就是两个二进制数相加后代数和的符号。例如要计算，则可以先求出和的补码和（最高位为符号位），再将两个补码相加而得到 （+） （） （）如果需要求出负数补码对应的原码，只要对这个补码再求一次补码就可以得到了。E4b20423002Z.doc【题目】：为什么说主从结构JK触发器的主触发器在一个时钟周期中最多只能翻转一次？为什么根据CP信号结束时的输入状态判断次态有时会得出错误的结果？【相关知识】：主从JK触发器电路结构及工作原理、动作特点。【解题方法】：详细分析主从JK触发器的内部电路结构，从而掌握其工作原理及动作特点。【解题过程】：首先解释为什么主从结构JK触发器的主触发器在一个时钟周期里最多只可能翻转一次的问题。由图E4b2042300201Z的电路图中可以看到，由G5G8组成的主触发器是典型的同步RS结构，属于电平触发方式。如果没有从和端到G7、G8输入端的反馈线，那么在CP1的全部时间里J、K输入信号的变化都会引起主触发器输出、状态的变化。而CP0期间主触发器将保持状态不变。图E4b20423002Z01 主从结构触发器我们已经知道，在CP1期间从触发器的状态是一直保持不变的，因而和有一个始终为0。在将端接回到G8的输入、端接回到G7的输入以后，G7和G8当中肯定有一个被或的低电平封锁，无法接收输入J或K的信号。例如CP信号到来之前从触发器的输出为0、1，则CP1以后从触发器保持不变，端的0状态将G8封锁，端的1状态将G7打开，所以CP1期间主触发器只可能接收J1的信号，将主触发器置1，而K1信号不能通过门G8。因此，在CP1期间一旦出现了J1信号，主触发器就被置1，此后即使在CP1结束前输入K1的信号，主触发器也不可能被置0。同样道理，若主从JK触发器初始状态为1，则CP信号到来以后它只能接收K1的置0信号，而且一旦被置0以后不可能再被置1。由此可见，无论主从JK触发器的初始状态是0还是1，在一个CP周期中它最多只会发生一次翻转，这是主从结构JK触发器特有的一个性质。有的教材中把这叫做主从触发器的“一次翻转”现象。图E4b20423002Z02 判断主从结构JK触发器次态的例子下面我们来回答第二个问题，即为何根据CP信号结束时的J、K状态判断输出的次态有时会发生错误。这个问题实际上是由上面的一个问题引起的。首先让我们看一个例子。 假如主从JK触发器输入端J、K的电压将形如图E4b20423002Z02中所给出，我们来求出输出端、与之对应的波形。设触发器的初始状态为0，因为在第一个CP高电平期间J1、K0，所以在第一个CP的下降沿到达后，输出变成1、0。CP低电平期间和的状态保持不变。第二个CP高电平期间J0、K1，所以CP下降沿到达时输出变为0、1。第三个CP高电平期间出现一个暂短的J1信号，由于输出状态为0，所以主触发器能接收J1的信号而被置为1。而由于CP1期间主触发器不可能接收K1的置0信号，所以虽然随后又出现过K1的信号，但主触发器的1状态将保持不变。在第三个CP的下降沿到达时，从触发器将按主触发器的状态被置为1。如果仅仅以CP下降沿到达时t3的输入来确定触发器的次态输出，则根据这时输入为J0、K0，输出状态应保持0不变。这个结果显然是错误的。从这个例子中我们可以总结出一条规则，就是对于主从结构的JK触发器，由于存在“一次翻转”特性，只有在CP1期间输入状态始终未变的情况下，用时钟信号结束时的输入状态决定次态输出才不会发生错误。否则，必须首先判断时钟信号结束时主触发器的状态（和），然后由的状态决定次态输出的状态。