四川四川师师范大学本科范大学本科毕业设计毕业设计 18M-40M 射频信号发生器 学生姓名学生姓名唐唐 海海 峰峰 院系名称院系名称物理与电子工程学院物理与电子工程学院 专业专业名称名称电子信息工程电子信息工程 班班 级级20062006 级级 3 3 班班 学学 号号20060730492006073049 指指导导教教师师 麦麦 文文 完成完成时间时间20092009 年年 5 5 月月 1616 日日 18M-40M 射频信号发生器 学生： 唐海峰 指导教师： 麦文 内容摘要： 本文介绍了一种18MHz40MHz射频信号源设计。该信号源采用ADI推出的整数分 频鉴相器ADF4110，基准源采用10MHz石英晶振产生。设计中关键的环路滤波器采用 ADIsimPLL仿真实现，为使锁相环捕获的频率范围较宽，采用了带运放的有源滤波器 结构，利用轨对轨低噪运放设计使环路滤波器输出电压达可达20v以上保证了频率覆 盖系数大于2实现宽带设计，环路带宽设计为2.5KHz，相位余量450，按步进25KHz确 定参数。控制单元采用STC89LE516RD增强型单片机，并设计了液晶显示及人机交互 控制软件，系统可直接输入想要的输出频率，也可按步进方式输入想要的输出频率， 操作简单。实验测试指标为：频率范围18MHz40.1MHz,步进25KHz，频率误差在 10Hz以下，输出信号幅度200mV，可输出FM信号调制频率40KHz以内，达到了预期设 计目标。 关键词：ADF4110 STC89LE516RD RF信号源 中文菜单 18M-40M RF signal generator Abstract: This paper introduces a 18MHz 40MHz RF Signal generator. The signal generator is an integer times frequency synthesizer ADF4110 witch ADI detruded. Reference signal is produced by 10MHz crystal oscillator. Loop filter Simulated by ADIsimPLL. In order to broaden band of the frequency,amplifier be used to filter structure,witch is rail to rail transport on low-noise voltage output and swing voltage is up to 20v guaranteed coverage factor of more than two times by the frequency of flapping. Loop bandwidth is designed to 2.5KHz, phase margin 450, the parameters determine by stepping 25KHz. Control unit is STC89LE516RD. and the design of the LCD display and software guarantee human-computer interaction. The system can directly enter the desired output frequency, but also can input the desired output frequency step by step . Experimental test indicate: the frequency range 18MHz 40.1MHz, step 25KHz, 10Hz frequency error in the following, the output signal amplitude 200mV, output FM signal modulation frequency 40KHz within reach the desired design objectives. Key words：ADF4110 STC89LE516RD RF signal generator Chinese Menu 目目 录录 1 1 信号发信号发生器概述生器概述1 1.1 信号发生器概述 .1 1.2 频率合成的常用方法及其性能比较 .1 2 2 系统的基本设计方案论证系统的基本设计方案论证3 3 3 基于基于 PLLPLL 信号源的设计信号源的设计.3 3.1 18M-40M 射频信号发生器结构框图3 3.2 锁相环数学模型.4 3.2.1 鉴相器(PD).5 3.2.2 压控振荡器（VCO).6 3.2.3 环路滤波器(LPF.7 3.3 硬件部分.8 3.3.1 基于 SST89E516RD 的控制系统电路8 3.3.2 人机交互接口10 3.3.3 基于 ADF4110 的锁相环电路设计11 3.4 软件部分.15 3.4.1 44 矩阵键盘驱动设计.16 3.4.2 HB12864M2A 液晶显示驱动设计.16 3.4.3 ADF4110 鉴相器控制设计.18 4 4 硬件调试硬件调试.19 5 5 软件调试及联合调试软件调试及联合调试.20 结束语结束语.23 致谢致谢.23 参考文献参考文献.24 附录附录.25 1 1 1 信号发信号发生器概述生器概述 1.1 信号发生器概述 信号发生器是一种历史最为悠久的测量仪器。早在二十年代，当电子设备刚开 始出现时，它就出现了。随着通信和雷达技术的发展，四十年代出现了主要用于测 试各种接收机的标准信号发生器，使信号发生器从定性分析的测试仪器成为定量分 析的测量仪器，同时，还出现了可用来测试脉冲电路或用作脉冲调制器的脉冲信号 发生器。由于早期的信号发生器机械结构比较复杂，功率比较大，电路比较简单 (与数字仪器、示波器等相比)，因此，发展速度较慢。直到1964年才出现了第一台 全晶体管的信号发生器。自六十年代以来，信号发生器有了迅速的发展，出现了函 数发生器、扫频信号发生器、合成信号发生器、程控信号发生器等各种新的种类， 而且，各类信号发生器的主要性能指标也都有了大幅度的提高。与此同时，各类信 号发生器在简化机械结构，体积小型化、功能多样化等各方面也取得了显著的进展。 信号发生器是一种常用的信号源，被广泛应用于电子电路、自动控制和科学试 验等各个领域。它是一种为电子测量和计量工作提供符合严格技术要求的电信号设 备。如:在测试、研究或调试电子电路及设备时，为测定电路的一些电参量，如测 量频率响应、噪声系数、为电压表定度等，都要求提供符合所定技术条件的电信号， 以模拟在实际工作中使用的待测设备的激励信号。另外，当要求进行系统的稳态特 性测量时，需使用振幅、频率已知的正弦信号源。 信号发生器种类较多，性能也各有差别，但它们都可以产生不同频率的正弦波、 调幅波、调频波信号以及各种频率的方波、三角波、锯齿波和正负脉冲波等信号。 利用信号发生器输出的信号，可以对元器件的性能及参数进行测量，还可以对电工 和电子产品整进行指数验证、参数调整及性能鉴定。在多数电路传递网络中、电容 与电感组合电路，电容与电阻组合电路及信号调制器的频率、相位的检测中都可以 得到广泛的应用。 1.2 频率合成的常用方法及其性能比较 信号发生器的核心技术是频率合成技术，主要方法有以下三种：直接模拟频率 合成、锁相式频率合成技术(PLL)、直接数字合成(DDS) 直接模拟频率合成的信号发生器电路复杂，缺乏灵活性、稳定性较低；一般采 用运放和阻容元件构成稳幅振荡电路，相位及频率的调节采用电位器来实现其主 要特点是输出频率和相位连续可调，但缺点是相位和频率的时间稳定性不好，调相 时对幅值有影响，电路调试困难，工艺结构复杂以前的校验仪、工频表计中多采 用模拟信号源。 而随着数字技术的进步，采用直接数字波形合成(direct digital synthesis，DDS)技术产生信号源的方法得到了广泛的应用,正弦信号采用DDS技术 生成,即将存储在函数存储器中的数字波形值依次取出，通过DA转换成模拟量输 2 出，得到模拟的阶梯波形，然后再经过低通滤波，就会得到平滑的正弦波基本环 节由计数器、函数存储器(readonly memory，ROM)、模数转换器、滤波器组成， 如图1所示. DDS系统的核心是相位累加器，每来一个时钟脉冲，它的内容就更新一 次。在每次更新时，相位增量寄存器的相位增量M就加到相位累加器中的相位累加 值上。假设相位增量寄存器的M为0001，相位累加器的初值为0000。这时在每个 时钟周期相位累加器都要加上O0O1。如果累加器位宽n是32位相位累加器就需 要232个时钟周期才能恢复初值。相位累加器的输出作为正弦查找表的查找地址。 查找表中的每个地址代表一个周期的正弦波的一个相位点每个相位点对应一个量 化振幅值。因此，这个查找表相当于一个相位振幅变换器它将相位累加器的相 位信息映射成数字振幅信息，这个数字振幅值就作为D/A变换器的输入。 例如n=32M=1，这个相应的输出正弦波频率等于时钟频率除以2 。如果M=2， 输出频率就增加l倍。对于一个nbit的相位累加器来说，就有2 个可能的相位 点相位增量寄存器中控制字M就是在每个时钟周期被加到相位累加器上的值。假 设时钟频率：fc，那么输出正弦波的频率就为：。 DDS是开环系统，无 * 2 c o Mf f n 反馈环节，其合成频率的时间快，频率稳定度高，但电路复杂、成本高 图1 DDS的组成结构 锁相式频率合成技术，又称为间接频率合成技术。锁相环(PLL-Phase-Locked Loop)的引入构成了锁相式频率合成技术。锁相环把压控振荡器(VCO)的频率锁定在 某一谐波或组合频率上，由压控振荡器产生所需要的频率。其优点是由于锁相环 (PLL)相当于一个窄带跟踪滤波器，因此能很好地抑制杂散分量，输出频谱纯度高， 且避免了大量使用滤波器，十分有利十集成化和小型化，同时也能得到很高的信 号输出频率。锁相式频率合成器把压控振荡器具有的高短期频率稳定性和基准频率 源具有的高长期频率稳定度结合在一起，使得输出信号的稳定度很高。早期的锁相 环采用的是模拟锁相环，继而加入了数字控制的分频器，但本质还是模拟的。随着 大规模集成电路技术的发展，尤其是数字集成电路技术的应用，数字锁相环(DPLL) 随即出现。新推出的数字频率合成器采用表面封装将可编程数字主分频器、参考分 频器、数字鉴相器以及电荷泵集成在一块芯片上，采用串行码编程输入形式，外围 电路简单，只需外接环路滤波器、压控振荡器、参考晶体振荡器，即可组成锁相振 荡源电路，具有电路集成度高、功耗低、可灵活编程控制分频比来调整锁相环路的 工作频率等特点。随着微波器件的不断发展，利用锁相环可以获得高的输出频率、 低的相位噪声、高稳定度的微波频率源。由于锁相环是一个闭环系统，无论模拟还 是数字锁相环其控制过程都是一个惰性过程，故锁相环输出频率在进行频率切换时， 3 必须经过一个捕获过程才能达到同步，导致频率转换时间过长。即使是采用小数分 频锁相环(FNPLL)或者是采用VCO预置电压的方法来降低频率转换时间，也只适用 于中速的跳频系统中。此外，单环锁相环的频率间隔受限于鉴相器的比较频率，频 率分辨率不可能做到很高，这也是锁相环的一个缺点。本文讨论了单片机控制的基 于锁相环的射频正弦信号发生器的设计和实现 2 2 系统的基本设计方案论证系统的基本设计方案论证 方案一:用分立元件，晶体管、运放IC等通用器件制作组成的函数发生器。通 常是单函数发生器且频率不高，其工作不很稳定，不易调试，功能较少，精度不高， 调节