电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 IC设计 主讲：余隽 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 2 第二章 CMOS集成电路原理图及版图 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 3 CMOS集成电路中常用器件的符号 NMOS 默认基极 接地 PMOS 默认基极 接电源 源级，接低电平一端 源级，接高电平一端 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 4 三极管 NPN PNP 二极管 电阻 电容 电感 接地 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 5 常见单元模块的符号 倒相器 (非门) 与门 或门 缓冲器 + - 运算放大器 A1 A0 D3 D2 D1 D0 译码器 EN J Q Q K 触发器 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 6 原理图的其他常用符号 输入端口 输出端口 引线 正电源端口 地端口 直流 电压源 脉冲 电压源 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 7 电路原理图的设计 自顶向下：电路规格系统设计模块设计单元设计 CMOS电路结构特点： pmos上拉网络（pull-up network）； nmos下拉网络（pull-down network）； 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 8 电路原理图的设计 自顶向下：电路规格系统设计模块设计单元设计 设计一个倒相器：要求采用0.13 m CMOS工艺，采用 3.3 V电源，最小延迟。 功能表 In Out 0 1 1 0 1个输入，1个输出 电路连接 命名：inverter 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 9 CMOS倒相器 电路原理图 惯用符号 参数设计 根据设计要求：0.13 m CMOS 工艺，最小延迟(最小尺寸)。 沟道长度：L=0.13 m 沟道宽度：W=0.15 m 工艺允许的 最小值 L= W= L= W= 0.13 0.15 0.13 0.15 .subckt inverter OUT IN M1 OUT IN VDD N$1 pch w=0.15 l=0.13 m=1 M2 OUT IN GROUND N$3 nch w=0.15 l=0.13 m=1 .ends inverter Spice描述 器件模型 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 10 电阻的spice描述 电容的spice描述 二极管的spice描述 三极管的spice描述 R1 in out 2k R2 in out length=5u width=0.2u C1 out ground 100f .model D1N4148 D (IS=0.1PA, RS=16 CJO=2PF TT=12N BV=100 IBV=0.1PA) D1 in out DIN4148 . model Q2N2222A NPN (IS=14.34F XTI=3 TT=12N ) BIP1 in out Q2N2222A 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 11 仿真设置 IPOP Spice 网表 V + .global VDD GROUND *component .subckt inverter OUT IN M1 OUT IN VDD N$1 pch w=0.15 l=0.13 m=1 M2 OUT IN GROUND N$3 nch w=0.15 l=0.13 m=1 .ends inverter *main cell INV1 OP IP inverter V2 VDD GROUND DC 3.3V V1 IN GROUND PULSE (0V 3.3V 0 1ns 1ns 20ns 50ns) .end INV1 vdd + V3.3VPulse=3.3V Period=50ns Width=20ns delay=0ns rise=1ns fall=1ns 可人工输入，可直接 从电路原理图生成， 还可从版图生成。 ；电源和地为全局变量 ；引用的单元作为子电路模块 ；主单元模块 ；调用子电路模块 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 12 仿真分析 直流分析: 求解直流转移特性(.DC)，输入加扫描电压或电流，求输出和 其他节点电压或电流。 .TF, .OP, .SENSE 交流分析(.AC):以频率为变量，在不同的频率上求出稳态 下输出和其他节点电压或支路电流的幅值和相位。噪声分 析和失真分析。 瞬态分析(.TRAN):以时间为变量，输入加随时间变化的信 号，计算输出和其节点电压或支路电流的瞬态值。 温度特性分析(.TEMP):改变温度，分析电路的温度特性。 输出控制 .print .plot 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 13 .include lib.eldo TT_33 .global VDD GROUND *component .subckt inverter OUT IN M1 OUT IN VDD N$1 pch w=0.15 l=0.13 m=1 M2 OUT IN GROUND N$3 nch w=0.15 l=0.13 m=1 .ends inverter *main cell INV1 OP IP inverter V2 VDD GROUND DC 3.3V V1 IN GROUND PULSE (0V 3.3V 0 1ns 1ns 20ns 50ns) .tran 100ps 200ns .print tran V(OUT) V(IN) I(VDD) .dc V2 0 3.3V 0.1V .plot DC V(OUT) .end ；仿真总时间为200ns，每 100ps 获取一次输出 ；器件模型取决于制造工艺，由芯片制造厂提供， 仿真时直接调用。 ；瞬态波形作为时间的函数列表输出 ；V2从0到3.3V直流扫描 ，扫描台阶0.1V ；直流扫描的输出V(OUT)作为V2的函数做波形图 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 14 电路SPICE模拟的基本单元是晶体管、电阻、电容等元器 件，可以精确地获得电路中各节点的电压或电流，计算中 有很多的迭代求解，需要存储空间大、计算时间长； 基于VHDL/Verilog的数字电路逻辑模拟的基本单元是门或 功能块，模拟速度比SPICE快三个量级，可验证逻辑功能 ，但各节点电流、电压不知； 时序分析介于两者之间，可提供详细的波形和时序关系， 比SPICE快二个量级，精度低10%，但比带延迟的逻辑模拟 的精度要高得多。 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 15 电路设计 波形 满足指标 版图设计 否 是 生成符号 施加激励 分析 仿真 回顾电路 原理图设计 过程 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 16 版图设计（物理层设计） 硅芯片上的电阻？电容？电感？晶体管？连线？ 版图设计的重要性： 电路功能和性能的物理实现； 布局、布线方案决定着芯片正常工作、面积、速度； 经验很重要。 版图设计的目标：实现电路正确物理连接，芯片面积最 小，性能优化（连线总延迟最小） 版图设计包括： 基本元器件版图设计； 布局和布线； 版图检验与分析。 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 17 N阱 B B CMOS集成电路基本工艺流程 P型衬底 N阱 700 mm 1.2 mm 200nm 6.5nm 0.35 mm 薄氧 有源区 G S D G S D contact via 注： 为形成反型层沟道， P衬底通常接电路的 最低电位(vss/gnd)。 N阱通常接最高电位 （vdd）。 P衬底N阱单poly工艺 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 18 CMOS基本工艺中的层次 P型衬底 N阱 导体： 多晶硅、 N+掺杂区、P+掺杂区、 阱区； 各金属层； 半导体： 绝缘介质： 各介质层（氧化硅，氮化硅）； 版图设计：充分利用各层特性来设计真实的元器件。 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 19 硅芯片上的电子世界-电阻 电阻：具有稳定的导电能力（半导体、导体）； 薄膜电阻 硅片 厚度：百纳米 宽度：微米 芯片上的电阻：薄膜电阻； 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 20 能与CMOS工艺兼容的电阻主要有四种： 扩散电阻、多晶硅电阻、阱电阻、MOS电阻 （1）多晶硅电阻 最常用，结构简单。在场氧（非薄氧区域）。 P型衬底 电阻的版图设计 多晶硅电阻（poly） 辅助标志层： res_dum 为什么电阻要做在 场氧区？ 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 21 P型衬底 （2）扩散电阻 在源漏扩散时形成，有N+扩散和P扩散电阻。在CMOS N阱 工艺下，N+扩散电阻是做在PSUB上，P扩散是在N阱里。 P型衬底 N阱 N+扩散电阻 P+扩散电阻 P+接地 PN结反 型隔离 N+ 接电源 PN结反 型隔离 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 22 P型衬底 （3）阱电阻 阱电阻就是一N阱条，两头进行N+扩散以进行接触。 N阱 阱电阻（N- Well） 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 23 （4）MOS电阻(有源电阻) 利用MOS管的沟道电阻。所占的芯片面积要比其他电阻小 的多，但它是一个非线性的电阻（电阻大小与端电压有关）。 栅极连接漏极，MOS管始终处于饱和区。 IDS VTP VVGS I O (b) IDS VTN VVGS I O (a) D S G + - I V D V S G I + - 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 24 电阻版图设计 比例电阻的版图结构 需5K,10K,15K电阻，采用5K单位电阻： 各层阻值不同，且电阻有一 定的温度和电压特性 对称设计 对称 更好 层次方阻（欧/方） 金属60 mW/ 多晶硅几上千 W/ N+/P+ diffusion5 W/ N-well1 kW/ 蛇形，meander Dummy resistor，匹配邻近效应 电子制造工程骨干教师培训班 中国高等教育培训中心 2009.7.13-2009.8.14 25 电子制造工程骨干教师培训班 中国高等教