集成电路设计基础 *1集成电路设计基础 上次课内容 第3章 集成电路工艺简介 3.1 引言 3.2 外延生长工艺 3.3 掩模的制版工艺 3.4 光刻工艺 3.5 掺杂工艺 3.6 绝缘层形成工艺 3.7 金属层形成工艺 Date2集成电路设计基础 本次课内容 第4章 集成电路特定工艺 4.1 引言 4.2 双极型集成电路的基本制造工艺 4.3 MESFET工艺与HEMT工艺 4.4 CMOS集成电路的基本制造工艺 4.5 BiCMOS集成电路的基本制造工艺 Date3集成电路设计基础 所谓 特定工艺，常常是指以一种 材料为衬底、一种或几种类型的晶体 管为主要的有源器件；辅以一定类型 的无源器件；以特定的简单电路为基 本单元；形成应用于一个或多个领域 中各种电路和系统的工艺。 4.1 引言 Date4集成电路设计基础 特定工艺 这些特定工艺包括： 硅基的双极型工艺、CMOS、BiCMOS、锗 硅HBT工艺和BiCMOS工艺，SOI材料的CMOS 工艺，GaAs基/InP基的MESFET工艺、HEMT 工艺和HBT工艺等。目前应用最广泛的特定工 艺是CMOS工艺。在CMOS工艺中，又可细分 为DRAM工艺、逻辑工艺、模拟数字混合集成 工艺，RFIC工艺等。 Date5集成电路设计基础 4.2 双极型集成电路的基本制造工艺 在双极型集成电路的基本制造工艺中 ，要不断地进行光刻、扩散、氧化的工作 。 典型的PN结隔离的掺金TTL电路工艺 流程图如下图所示。 Date6集成电路设计基础 典型PN结隔离掺金TTL电路工艺流程图 Date7集成电路设计基础 双极型集成电路基本制造工艺步骤 （1）衬底选择 对于典型的PN结隔离双极集成电路， 衬底一般选用 P型硅。芯片剖面如图。 Date8集成电路设计基础 双极型集成电路基本制造工艺步骤 （2）第一次光刻N+隐埋层扩散孔光刻 一般来讲，由于双极型集成电路中各 元器件均从上表面实现互连，所以为了减 少寄生的集电极串联电阻效应，在制作 元器件的外延层和衬底之间需要作N+隐 埋层。 Date9集成电路设计基础 第一次光刻N+隐埋层扩散孔光刻 从上表面引出第一次光刻的掩模版图形 及隐埋层扩散后的芯片剖面见图。 Date10集成电路设计基础 双极型集成电路基本制造工艺步骤 （3）外延层淀积 外延层淀积时应该考虑的设计参数主要有 ：外延层电阻率epi和外延层厚度Tepi。外 延层淀积后的芯片剖面如图。 Date11集成电路设计基础 双极型集成电路基本制造工艺步骤 （4）第二次光刻P+隔离扩散孔光刻 隔离扩散的目的是在硅衬底上形成许 多孤立的外延层岛，以实现各元件间的 电隔离。 目前最常用的隔离方法是反偏PN结隔 离。一般P型衬底接最负电位，以使隔离 结处于反偏，达到各岛间电隔离的目的 。 Date12集成电路设计基础 第二次光刻P+隔离扩散孔光刻 隔离扩散孔的掩模版图形及隔离扩散后的 芯片剖面图如图所示。 Date13集成电路设计基础 双极型集成电路的基本制造工艺步骤 （5）第三次光刻P型基区扩散孔光刻 基区扩散孔的掩模版图形及基区扩散后的芯片 剖面图如图所示。 Date14集成电路设计基础 双极型集成电路的基本制造工艺步骤 （6）第四次光刻N+发射区扩散孔光刻 此次光刻还包括集电极、N型电阻 的接触孔和外延层的反偏孔。 Date15集成电路设计基础 第四次光刻N+发射区扩散孔光刻 N+发射区扩散孔的掩模图形及N+发射区 扩散后的芯片剖面图如图所示。 Date16集成电路设计基础 双极型集成电路的基本制造工艺步骤 （7） 第五次光刻引线接触孔光刻 此次光刻的掩模版图形如图所示。 Date17集成电路设计基础 双极型集成电路的基本制造工艺步骤 （8）第六次光刻金属化内连线光刻 反刻铝形成金属化内连线后的芯片复合图及剖面图如图 。 Date18集成电路设计基础 4.3 MESFET工艺与HEMT工艺 MESFET是第一代GaAs晶体管 类型和工 艺标识，是 GaAs 单片集成电路技术的基 础，现在是 GaAs VLSI 的主导工艺。 HEMT工艺是最先进的GaAs集成电路工艺 。 MESFET和HEMT两者的工作原理和工艺 制造基础基本相同。 Date19集成电路设计基础 MESFET工艺 下图将示出GaAs MESFET的基本结构。 在半绝缘 (Semi-isolating，s.i.)GaAs衬底 上的N型GaAs 薄层为有源层。这一层 可以采用液相外延(LPE)、汽相外延 (VPE)或分子束外延(MBE)三种外延方 法沉积形成，也可以通过离子注入形 成。 Date20集成电路设计基础 MESFET工艺 Date21集成电路设计基础 MESFET工艺 （1）有源层上面两侧的金属层通常是金 锗合金, 通过沉积形成, 与有源层形成 源极和漏极的欧姆接触。这两个接触区 之间的区域定义出有源器件, 即MESFET 的电流沟道。MESFET通常具有对称的源 漏结构。沟道中间区域上的金属层通常 是金或合金, 与有源层形成栅极的肖特 基接触。 Date22集成电路设计基础 MESFET工艺 （2）由于肖特基势垒的耗尽区延伸进入有源层， 使得沟道的厚度变薄。根据零偏压情况下沟道夹 断的状况，可形成两种类型的MESFET：增强型 和耗尽型。 对于增强型MESFET，由于内在电势形成的耗 尽区延伸到有源区的下边界， 沟道在零偏压情况 下是断开的。而耗尽型MESFET的耗尽区只延伸 到有源区的某一深度，沟道为在零偏压情况下是 开启的。 Date23集成电路设计基础 MESFET工艺 （3）在栅极加电压，内部的电势就会被增强或减 弱，从而使沟道的深度和流通的电流得到控制。 作为控制端的栅极对MESFET的性能起着重要的 作用。 由于控制主要作用于栅极下面的区域，所以， 栅长即栅极金属层从源极到漏极方向上的尺寸， 是MESFET技术的重要参数。 常规情况下，栅长越短，器件速度越快。栅长 为0.2m的MESFET的截止频率约为50GHz。迄今 为止，栅长已减小到100nm的尺度。 Date24集成电路设计基础 MESFET工艺的效果 与HEMT工艺相比，相对简单和成熟的 MESFET工艺使得 光通信中高速低功率 VLSI 的实现成为可能。 Date25集成电路设计基础 高电子迁移率晶体管（HEMT） 在N型掺杂的GaAs 层中，电子漂移速度主要受 限于电子与施主的碰撞。要减小碰撞机会应减 小掺杂浓度（最好没有掺杂），但同时希望在 晶体结构中存在大量可高速迁移的电子，这就 是高电子迁移率晶体管（HEMT）的原创思路 。由于在晶体结构中存在大量可高速迁移电子 ， HEMT早期也被称为二维电子气场效应管（ TEGFET）。 Date26集成电路设计基础 HEMT工艺 HEMT也属于FET的一种，它有与 MESFET相似的结构。 HEMT与MESFET之间的主要区别在 于有源层。 Date27集成电路设计基础 简单的HEMT的层结构 Date28集成电路设计基础 HEMT工艺 一种简单的HEMT有如上图所示的结构。在 s.i. GaAs衬底上，一层薄的没有掺杂的GaAs 层被一层薄（50-100nm）N掺杂的AlGaAs层 覆盖，然后在其上面，再形成肖特基栅极 、源极与漏极欧姆接触。由于AlGaAs（1.74 eV）和GaAs（1.43 eV）的禁带不同，在 AlGaAs层的电子将会进入没掺杂的GaAs层 ，并留在AlGaAs /GaAs相结处附近，以致形 成二维的电子气（2DEG）。 Date29集成电路设计基础 HEMT工艺 根据图结构HEMT栅极下AlGaAs层的厚度 与掺杂浓度，其类型可为增强型或耗 尽型，即自然断开和自然开启。对器件 的测量表明，相对于掺杂的MESFET层， 它有更强的电子移动能力。 Date30集成电路设计基础 HEMT的性能和发展 由于HEMT的优秀性能，这类器件近十年有了 广泛的发展。它在许多方面取得进展，如减小 栅长，优化水平和垂直结构，改善2DEG限制结 构及原料系统。 HEMT传输的频率fT随栅长减小而增加，栅长越 短则GaAs场效应管速度越快，至今先进HEMT 工艺的栅长小于0.2m，实验室水平小于0.1m ，但同时要考虑光刻分辨率以及减小栅长带来 的栅极电阻增大的问题。栅长小于0.3m可考 虑采用蘑菇型即T型栅极。 Date31集成电路设计基础 4.4 CMOS集成电路的基本制造工艺 CMOS工艺技术是当代VLSI工艺的主流工艺 技术，它是在PMOS与NMOS工艺基础上发展 起来的。其特点是将NMOS器件与PMOS器件 同时制作在同一硅衬底上。 CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺 Date32集成电路设计基础 P阱CMOS工艺 P阱CMOS工艺以N型单晶硅为衬 底，在其上制作P阱。NMOS管做在P 阱内，PMOS管做在N型衬底上。P阱 工艺包括用离子注入或扩散的方法在 N型衬底中掺进浓度足以中和N型衬底 并使其呈P型特性的P型杂质，以保证 P沟道器件的正常特性。 Date33集成电路设计基础 P阱CMOS工艺 P阱杂质浓度的典型值要比N型衬 底中的高510倍才能保证器件性能。 然而P阱的过度掺杂会对N沟道晶体管 产生有害的影响，如提高了背栅偏置 的灵敏度，增加了源极和漏极对P阱 的电容等。 Date34集成电路设计基础 P阱CMOS工艺 电连接时，P阱接最负电位，N衬底接最正电位，通 过反向偏置的PN结实现PMOS器件和NMOS器件之间的相 互隔离。P阱CMOS芯片剖面示意图见下图。 Date35集成电路设计基础 N阱CMOS工艺 N阱CMOS正好和P阱CMOS工艺 相反，它是在P型衬底上形成N阱。因 为N沟道器件是在P型衬底上制成的， 这种方法与标准的N沟道 MOS(NMOS)的工艺是兼容的。在这 种情况下，N阱中和了P型衬底， P沟 道晶体管会受到过渡掺杂的影响。 Date36集成电路设计基础 N阱CMOS工艺 早期的CMOS工艺的N阱工艺和P阱工艺 两者并存发展。但由于N阱CMOS中 NMOS管直接在P型硅衬底上制作，有利 于发挥NMOS器件高速的特点，因此成为 常用工艺 。 Date37集成电路设计基础 N阱CMOS芯片剖面示意图 N阱CMOS芯片剖面示意图见下图。 Date38集成电路设计基础 双阱CMOS工艺 随着工艺的不断进步，集成电路的 线条尺寸不断缩小，传统的单阱工 艺有时已不满足要求，双阱工艺应 运而生。 Date39集成电路设计基础 双阱CMOS工艺 通常双阱CMOS工艺采用的原始材料是 在N+或P+衬底上外延一层轻掺杂的外延 层，然后用离子注入的方法同时制作N阱 和P阱。 Date40集成电路设计基础 双阱CMOS工艺 使用双阱工艺不但可以提高器件密度， 还可以有效的控制寄