资源预览内容
第1页 / 共11页
第2页 / 共11页
第3页 / 共11页
第4页 / 共11页
第5页 / 共11页
第6页 / 共11页
第7页 / 共11页
第8页 / 共11页
第9页 / 共11页
第10页 / 共11页
亲,该文档总共11页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
一、问题重述 2012 西电数电大作业 1 智能数字钟设计 数字电子钟是一种用数字显示秒分时的记时装置,与传统的机械钟相 比, 他具有走时准确显示直观无机械传动装置等优点,因而得到了广泛的应 用: 小到人们的日常生活中的电子手表,大到车站码头机场等公共场所的大 型数显电子钟。 本课程设计要用通过简单的逻辑芯片实现数字电子钟。要点在于用 555 芯 片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用 74LS160(10 进制计数 器)74LS00(与非门芯片)等连接成 60 和 24 进制的计数器,再通过七段数码管显 示,构成了简单数字电子钟。 要求: (1)完成设计一个有“时”,“分”,“秒”(23 小时 59 分 59 秒)显示且有 校时功能的电子钟; (2)完成对“时” 、 “分”的自动校时。 二、设计目的 1.了解智能数字钟的工作原理; 2.设计出一个能实现清零、进位、显示时分秒等功能的智能数字钟; 3.正确使用 multisim 软件对电路进行仿真及观察; 4.通过此次设计实验加深对 38 译码器、 计数器等集成逻辑芯片的理解和运用。 三、设计要求 1用 555 定时器设计一个秒钟脉冲发生器,输入 1HZ 的时钟;(对已有 1kHz 频率时钟脉冲进行分频); 2能显示时、分、秒,24 小时制; 3设计晶体震荡电路来输入时钟脉冲; 4用同步十进制集成计数器 74LS160 设计一个分秒钟计数器,即六十进制计数 器; 5用同步十进制集成计数器 74LS160 设计一个 24 小时计数器; 6译码显示电路显示时间; 7用与非门芯片及一些基本芯片设计一个可以自动校时的电路。 四、设计过程 4.1 总体思路 2012 西电数电大作业 2 4.1.1 思路说明 由秒及分的 60 进制,分别到 59 时进行对分和时进行进位,而时为 24 进制, 当到达 23 时,之后进行清零,从而实现数字时钟的相应功能。分秒功能的实现: 用两片 74LS160 组成 60 秒、分、时分别为 60、60 和 24 进制计数器。秒、分均 为六十进制,即显示进制递增计数器。时为二十四进制计数器,显示为 0023, 个位仍为十进制,而十位为三进制,但当十进位计到 2,而个位计到 4 时清零, 就为二十四进制了。时功能的实现:用两片 74LS160 组成 24 进制递增计数器。 4.1.2 结构框图及说明 (2) (1) 图一 系统总体框图 在产生信号时可采用两种方法,方法(1)采用 555 定时器及分频器,而方 法(2)直接利用函数信号发生器。 4.2 电路工作原理 4.2.1 晶体振荡器 振荡器是数字钟的核心。 振荡器的稳定度及频率的准确度决定了数字钟计时 的准确程度,通常选用石英晶体构成的振荡器电路。一般来说,振荡器的频率越 高,计时精度越高。如图 5 所示调节电阻 R2 可以改变输出信号频率,用以得到 所需的信号频率。利用 555 定时器进行产生信号,形成晶振电路,如下 译码显示 译码显示 译码显示 24 进制器 校时电路 555 定时器 60 进制器 60 进制器 三分频器 函数信号发生器 2012 西电数电大作业 3 图二 555 定时器 4.2.2 分频器 用三片 74LS160 可以构成三级十分频器,将 1KHz 矩形波分频得到 1Hz 基准 秒计时信号。它的功能是产生标准秒脉冲信号。原理如下 图三 分频电路 4.2.3 校时电路 当数字钟接通电源或计时出现误差时,需要校正时间,校时是数字钟必备的 基本功能。对校时电路的要求是:在小时教正时,不影响分和秒的正常计数;在 分矫正时,不影响秒和小时的正常计数。其中 S1 为校分用的控制开关,S2 校时 用的控制开关,它们的功能表如表 1 所示 表 1 开关校时功能 S1 S2 开关闭合 1 1 功能 校时 校分 图四中 C1、C2 可以缓解两个开关的抖动,必要时还可以采用去抖动电路。 2012 西电数电大作业 4 图四 校时电路 4.2.4 二十四进制计数器 采用同步时序信号控制,用个位的进位端控制十位的使能端,当个位有进位 时,芯片工作,输入十位的脉冲信号有效,当十位为 2,个位为 3 的时候,同时 给两个芯片的预置端一个有效信号,使之清零,如下 图五 二十四进制电路 2012 西电数电大作业 5 4.2.5 六十进制计数器 采用异步时序电路控制,在十位计数到 5 时,下一个脉冲一到来就置数。 74LS160 构成的 60 进制计数器和 24 进制计数器如图六和图五所示。秒、分、时 分别为 60、60 和 24 进制计数器。秒、分均为六十进制,即显示 0059,它们的 个位为十进制,十位为六进制,如下 图六 六十进制电路 4.2.6 整体原理图 方法(1)振荡电路产生的 1KHZ 脉冲信号经三级十分频电路分频后产生的 1HZ 脉冲信号输入 74LS160N 连成的 60 进制秒计数器,再由秒计数器每 60 秒进 位输出给 60 进制分钟计数器,分钟计数器满 60 后产生进位信号输入给 24 进制 小时计数器,从而实现 24 小时制电子钟的功能,如图七 2012 西电数电大作业 6 图七 555 定时器产生信号 方法(2)直接利用函数信号发生器产生信号振,如图八 图八 函数信号发生器产生信号 2012 西电数电大作业 7 4.3 元件参数选择 1、 电阻 20K,5.1K 2、 电容 0.1uF,0.01uF 3、 滑动变阻器 20K,KEY=A,50% 4、与门 74LS00N,74LS05N 5、数码管 DCD_HEX_YELLOW 五、 软件仿真 5.1 仿真电路图 “秒”的电路动态运行情况 2012 西电数电大作业 8 2012 西电数电大作业 9 由以上各波形图可以看出,所设计电路可完成相应功能。 2012 西电数电大作业 10 5.2 仿真过程 电路的连接与仿真是我们这次课程设计的主要任务之一, 也是整个过程的最 难的阶段。仿真这部分工作在 multisim 仿真软件上进行。对于电路的仿真分为 几个部分,分别对电路各个部分的功能都进行仿真调试之后,每连接一部分都要 调试一次,才能确保最后的成功。 5.3 仿真结果 电路成功实现了 24 小时制数字电子钟的功能,可精确计时,每 60 秒进 1 分并清零秒计数器,每 60 分进 1 小时并清零分钟计数器,每 24 小时清零所有计 数器并重新开始计时。 六、遇到的问题 利用 555 定时器产生信号时结果不大正确,故应仔细仿真检验。 (1)在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重 新对照电路图,发现是由于 12 脚未接地所至。在连接六进制的过程中,发现电路 只能 4,5 的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能 正常显示。 (2)在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响, 特别时一较分钟的时候秒乱跳,而不校时的时候,秒从05跳到59,然后又跳回05, 分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连 线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压 档带电检测秒十位的 QA,QB,QC 和 QD 脚,发现 QA 脚时有电压时而无电压,再检测 秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至. 七、总结改进及体会 7.1 改进(可增加整点报时功及整点闹时功能) (1)闹时部分 设置闹时时间为 7 时 59 分。闹时持续一分钟至八点整。M 代表上午的输入 信号,设置为高电平,时个位为 7,所以当 QCQBQA=111 时,第一级四输入与非 门打开,当分十位为 5 即 QCQA=11,分个位为 9 即 QDQA=11 时,第二级四输入与 非门打开。通过与非电路和 1KHZ 的振荡信号,驱动音响电路工作,三极管起放 大驱动电压的作用。实现定点闹时功能,原理如图 2012 西电数电大作业 11 图九 闹钟电路 (2)报时部分 设置报时时间为整点报时,当秒计数器计数到 51 秒时,集成电路驱动音响 电路,使之开始工作,每两秒(51、53、55、57、59 秒)报时一次,前四声鸣 低音,最后一声鸣高音,原理如图 图十 整点报时电路 7.2 设计体会 在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片 的工作原理和其具体的使用方法. 在连接六进制,十进制,六十进制的进位中,要 求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误 所在并及时纠正了。 通过该电路的设计与仿真我学到的平时上课知道但不会运用 的知识,使我对学习数电产生了更浓厚的兴趣。
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号