. . .可预置定时电路课程设计报告一. 设计要求1、设计一个可灵活预置时间的计时电路，要求具有时间显示功能，能准确预置清零。2、设置外部操作开关，控制计时器的直接清零、启动和暂时|连续计时。3、要求计时电路递减计时，每隔一秒，计时器减1。 4、当计时器递减时间到零（即定时时间到）时，显示器上显示00，同时发光电报警信号。二. 设计的作用、目的熟悉集成同步十进制加/减计数器的工作原理。掌握555定时器的工作原理、集成电路的使用方法、集成电路的引脚安排、各集成芯片的逻辑功能及使用方法。在日常生活和工作中，我们常常使用都定时控制，如交通灯定时等等等。随着电子技术的发展，控制电路的需求越来越大。可以使用使用基本可预置定时电路构成其他我们生活中应用广泛的电子设备。三设计的具体实现1系统概述定时器由启动电路、秒脉冲发生器、预置输入电路、计数器、译码显示电路、报警电路和控制电路共7部分组成。基本框图如下图所示：启动控制译码显示秒脉冲发生器报警计数器控制电路预置输入电路图1其中译码电路和控制电路是系统的主要部分。计数器完成计时功能，而控制器完成计数器的直接清零、启动计数、暂时功能。通过设置开关或按键电路可以对定时时间进行预置，这部分需要编码器。通过编码后，送到计数器预置端作为计数的时间。根据题目要求这部分应采用减计数。在计数同时，还需要对所计时间进行显示，所以需要译码显示电路，显示器用LED。对于本模块的器件选用，计数器选用74LS192进行设计。74LS192是十进制可编程同步加1减计数器，它采用8421码二十进制编码，并具有直接清零、置数、加1减计数功能。报警电路在实验中可以用发光二极管来代替。2电路分析与设计A:器件选择 (1) 十进制可逆计数器74LS192 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图2所示：图2 74LS192的引脚排列及逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下输入输出MRP3P2P1P0Q3Q2Q1Q01000000dcbadcba011加计数011减计数1 74LS192的功能表（2）555定时器双极型定时器CB555电路结构图。它是由比较器C1和C2，基本RS触发器和集电极开路的放电三极管TD三部分组成。555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。其结构框图如图3所示：图3 结构框图图中的数码18为器件引脚的编号。555定时器符号如下所示：1）.模拟功能部件电阻分压器经 3 个 5 k电阻分压后提供基准电压：当不接固定电压时， =2/3Vcc，=1/3Vcc当外接固定电压时， =，= 1/2Vco电压比较器C1和C2比较器：TH(阈值输入端)基准电压时，输出=0，否则为1比较器：(阈值输入端)基准电压时，称为触发置0(触发输入端)基准电压时，称为触发置14）.基本功能当时，输出电压为低电平，VT饱和导通。当时，时，时，C1输出低电平，C2输出高电平，Q0，饱和导通。当、时，C1、C2输出均为高电平，基本RS触发器保持原来状态不变，因此、VT也保持原来状态不变。当、时，C1输出高电平，C2输出低电平，Q1，VT截止。表2 555 定时器的功能表输入输出阀值输入（VI1）触发输入（VI2）复位（RD）输出（Vo）放电管Txx00导通11截止10导通1不变不变(3).74LS04由下图可发现，当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系，它实际上就是一个非门。（亦称反向器）。当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电流大于深度饱和的基极电流。设计电路所用的芯片是74LS04，如下图所示：图4：六位反相器74LS04引脚图(4).74LS00 74LS00 是四2 输入与非门，其逻辑功能表如下：表3与非门逻辑功能表74LS00内部结构原理如下图：图5 74LS00内部结构（5）基本RS触发器电路结构：把两个与非门G1、G2 的输入、输出端交叉连接，即可构成基本RS 触发器，其逻辑电路如图12(a)所示。它有两个输入端R、S 和两个输出端Q、Q。图6 基本RS触发器工作原理：基本RS 触发器的逻辑方程为：根据上述两个式子得到它的四种输入与输出的关系:1）.当R=1、S=0 时，则Q=0,Q=1,触发器置1。2）.当R=0、S=1 时，则Q=1,Q=0,触发器置0。（6）74LS10三输入与非门 74LS10三输入与非门内部结构原理图和真值表如下：图7 74LS10三输入与非门内部结构原理图和真值表（7）74LS190同步可预置数十进制加减计数器 74LS190同步可预置数十进制加减计数器结构如图：图8 74LS190结构图74LS74190功能表：输入输出CTENLOADD/UDCBACP0dcba异步预置10加计数011减计数11保持表5 74LS功能表74LS190动作时序图如图774LS190是同步可预置数加减十进制计数器，符号与动作时序图如上图，它具有异步指数端、加减控制端D/U和计数控制端CTEN，为了方便级联，设置了两个级联输出端RCO和MAX/MIN。其各个控制端功能详见其功能表（表5）图9 74LS190动作时序图(8).数码管译码器七段LED显示译码器加法器定义实现多位二进制数相加的电路称为加法器，它能解决二进制中1+1=10 的功能。因为计算机输出的是BCD码，要想在数码管上显示十进制数，就必须先把BCD码转换成 7 段字型数码管所要求的代码。我们把能够将计算机输出的BCD码换成 7 段字型代码，并使数码管显示出十进制数的电路称为“七段字型译码器”。74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（YaYg）端外，7448还引入了灯测试输入端（LT）和动态灭零输端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零（BI/RBO）端。由7448真值表可获知7448所具有的逻辑功能：1）7段译码功能（LT=1，RBI=1）在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中116行。2）消隐功能（BI=0）此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。3）灯测试功能（LT= 0）此时BI/RBO端作为输出端，端输入低电平信号时，表1最后一行，与及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。4）动态灭零功能（LT=1，RBI=1）此时BI/RBO端也作为输出端，LT端输入高电平信号，RBI端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。引脚如下图：图10 74LS48引脚图（9）七段数码显示管数码管的一种是半导体发光器件，数码管可分为七段数码管和八段数码管，区别在于八段数码管比七段数码管多一个用于显示小数点的发光二极管单元DP（decimal point），其基本单元是发光二极管。图13（a）(b)为共阴管电路和共阴数码管引出脚功能图。图11 引出脚功能图B.功能模块电路单元（1）.秒脉冲发生电路首先设计定时电路由于555定时芯片是一种常用的定时芯片。原理简单易懂，因此选用555芯片来产生时钟脉冲信号。如下图所示用555定时器和74ls190芯片经过3次分频将1khz分频成为1hz 即为1s 即1s定时电路设计成功。图8 秒脉冲发生电路(2).辅助预置电路：为了保证系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系，从系统控制要求可知，控制电路要完成以下4 项功能。1）操作“直接清零”开关时，要求计数器清零。2) 闭合“启动”开关时，计数器应完成置数功能，显示器显示预置数据；断开“启动”开关时，计数器开始进行递减计数。3)当“暂停|连续”开关处于“暂停”位置时，控制电路封锁时钟脉冲信号CP，计数器暂停计数，显示器上保持原来的数不变，当“暂停4)当计数器递减计数到零（即定时时间到）时，控制电路应发出报警信号，使计数器保持零状态不变，同时报警电路工作。图9启动、暂停、连续控制电路(3)预置、计数、显示电路通过设置开关或按键电路可以对定时时间进行预置，这部分需要编码器。通过编码后，送到计数器预置端作为计数的时间。根据题目要求这部分应采用减计数。在计数同时，还需要对所计时间进行显示，所以需要译码显示电路，显示器用LED。采用74LS48来作为译码显示电路。对于本模块的器件选用，计数器选用74LS192 进行设计较为简便，74LS192是十进制可编程同步加|减计数器，它采用8421 码二十进制编码，并具有直接清零、置数、加|减计数功能。（控制左侧开关可实现清零，控制右侧开关可实现对0到99内的任意数进行预置数）在其输入端接入单刀双掷开关控制器高低