静电放电静电放电 ESD 设计设计 王洪博 高级工程师 副主任 无线通信及安全与电磁兼容实验室 工业和信息化部电信研究院 王洪博 高级工程师 副主任 无线通信及安全与电磁兼容实验室 工业和信息化部电信研究院 Tele 010 62304633 2018 FAX 010 62304793 Email wanghongbo CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 2 内容提要 一 ESD问题 二 ESD防护设计的通用原则 三 TVS器件及使用方法 四 无线便携式产品的ESD防护设计 Adobe Acrobat Document MHTML 文档 CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 3 电磁兼容标准的内容 电磁兼容标准 干扰发射敏感度 传导辐 射传导辐 射 电源线 信号 控制线 天线端口 电场 磁场 电源线 信号线 射频 瞬态 天线端口 电场 磁场 静电放电静电放电 Adobe Acrobat Document CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 4 企业EMC战略 需求 预测 需求 预测 法规 要求 法规 要求 技术 升级 认证 申请 技术 升级 认证 申请 程作业 程作业 问题 追踪 资 保存 问题 追踪 资 保存 协同 研发 协同 研发 CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 5 EMC设计流程 EMC验证EMC验证 In house scan 3 rd Lab scan EMI ESD Verify Layout modify if need Safety DOC In house scan 3 rd Lab scan EMI ESD Verify Layout modify if need Safety DOC EMC验证EMC验证 In house scan 3 rd Lab scan EMI ESD Verify Layout modify if need Safety DOC In house scan 3 rd Lab scan EMI ESD Verify Layout modify if need Safety DOC EMC设计验证EMC设计验证 In house pre scan EMI ESD debug Layout modify Safety check In house pre scan EMI ESD debug Layout modify Safety check EMC设计验证EMC设计验证 In house pre scan EMI ESD debug Layout modify Safety check In house pre scan EMI ESD debug Layout modify Safety check EMC设计审查EMC设计审查 Schematic check Placement review Layout review Schematic check Placement review Layout review EMC设计审查EMC设计审查 Schematic check Placement review Layout review Schematic check Placement review Layout review EMC确认EMC确认 EMI ESD confirmation EMC Certification Safety Certification EMI ESD confirmation EMC Certification Safety Certification EMC确认EMC确认 EMI ESD confirmation EMC Certification Safety Certification EMI ESD confirmation EMC Certification Safety Certification RegressionRegressionRegressionRegression MPMPA2A2A4A4A3A3A5A5 Adobe Acrobat Document CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 6 常见干扰源 雷电雷电 NEMP 脉冲电路脉冲电路 ESD 无线通信无线通信 感性负载通断感性负载通断 直流电机 变频调速器直流电机 变频调速器 CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 7 ESD问题不断增加 电路 系统 过去 稳固的 ICs 和低速信号 现在 敏感的 ICs 和高速信号 环境 过去 制造 公司 现在 家庭 室外 个人 在ESD测试中可能会损坏一些器件 ASIC 无源器件 半导体装置 RF功放 一些奇怪的失败 施加ESD火花引起 掉话 黑屏 附件的一些奇怪现象 在用户的口袋里 皮带卡子上会使移动台 充电 通过耳机或头戴式麦克风 放电 耳朵里会感觉很有意思 向桌面上的物体或充电器放电 在放电时的强电场作用下 移动台会功能性地失常 Microsoft Word Document CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 8 静电荷的产生 NylonNylonNylon ABS 摩擦 U1 100V C 10pF Q CU 1nAs NylonNylonNylon ABS C 0 1pF Q CU 1nAs U2 10kV 分离 分离减小了电容 增加了电压 充电后的物体会把电荷转移到其它物体上 分离的速度越高 电压越高 U1 U2 ABS 树脂 Microsoft Word Document CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 9 ESD Issues for the Designer Must meet ESD specifications Select ESD tolerant components Minimize signal degradation from R L many components large board area Spark gap Low cost low stability large board area Discrete Zener diodes High capacitance many components large board area Discrete PN diodes Low capacitance many components large board area Integrated PN diodes CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 58 Integrated Diode Networks Superior downstream ESD protection High speed response ESD current steered to GND or VCC Minimum Signal Degradation Low C Minimal board space weight Low assembly manufacturing costs Minimal Design In Time Long term reliability CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 59 Choosing an ESD Diode Network How many lines are needed How much capacitance e g 5 pF What is the HBM rating e g 15 kV What is the downstream clamp voltage e g 13 V 15 kV HBM pulse What is the contact discharge rating e g 8 kV What is the air discharge rating e g 15 kV What package e g 24 pin QSOP CATR Slide 60 ESD Diode Network Placement The Need to Keep ESD Diodes Downstream of Line Inductances Also put protection diodes at most likely ESD entry point the connector Preferred Layout ESD Entry Point Parasitic L Vcc Gnd Protected Device Poor layout increased clamp voltage due to parasitic inductance Parasitic L Vcc Gnd Protected Device ESD Entry Point CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 61 Designing for Minimal Power Rail Inductance VF ESD applied here V ESD current IESD Vcc Gnd VP VN I O Protected Device CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 62 Add Bypass Capacitor Place Ceramic bypass capacitor 0 1 0 2 uF as close as possible to ESD diode network power rail to shunt ESD current to both power rails Maybe add Zener in parallel with capacitor to minimize parasitic inductance of bypass capacitor Protected Device Gnd Vcc C CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 63 Using a Series Resistor to Minimize Downstream Current Can be considered for latch up sensitive applications Guaranteed clamping voltage limits current downstream I V R Only for inputs with high Z Only for output drivers with low Z watch out for filtering of signal ESD Entry Point Rs Protected Device Gnd Resistor Rs further limits ESD current into Protected Device Vcc CATR 王洪博 静电放电 ESD 设计 2010年6月9日 深圳Slide 64 Power down Issues Vcc Gnd Bypass Capacitor 0 1 0 2 uF Blocking Diode I O Diode protected systems that are powered down can drain current from an active high input through the diode to VCC This can drain batteries and or damage