半导体制造工艺流程,半导体相关知识,本征材料：纯硅 9-10个9 250000.cm N型硅： 掺入V族元素-磷P、砷As、锑Sb P型硅： 掺入 III族元素镓Ga、硼B PN结：,N,P,-,-,-,-,-,-,+,+,+,+,+,半 导体元件制造过程可分为,前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）、 晶圆针测制程（Wafer Probe）； 後段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test）,一、晶圆处理制程,晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程 ，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与 含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适 当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。,二、晶圆针测制程,经过Wafer Fab之制程後，晶圆上即形成一格格的小格 ，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆 上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink Dot），此程序即 称之为晶圆针测制程（Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒,三、IC构装制程,IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路 目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。,半导体制造工艺分类,PMOS型,双极型,MOS型,CMOS型,NMOS型,BiMOS,饱和型,非饱和型,TTL,I2L,ECL/CML,半导体制造工艺分类,一 双极型IC的基本制造工艺： A 在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离） ECL（不掺金） （非饱和型） 、TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离 I2L（饱和型）,半导体制造工艺分类,二 MOSIC的基本制造工艺： 根据栅工艺分类 A 铝栅工艺 B 硅 栅工艺 其他分类 1 、（根据沟道） PMOS、NMOS、CMOS 2 、（根据负载元件）E/R、E/E、E/D,半导体制造工艺分类,三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱 B 以双极型工艺为基础,双极型集成电路和MOS集成电路优缺点,双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比较大 CMOS集成电路 低的静态功耗、宽的电源电压范围、宽的输出电压幅度（无阈值损失），具有高速度、高密度潜力；可与TTL电路兼容。电流驱动能力低,半导体制造环境要求,主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。 超净间：洁净等级主要由 微尘颗粒数/m3,0.1um 0.2um 0.3um 0.5um 5.0um I级 35 7.5 3 1 NA 10 级 350 75 30 10 NA 100级 NA 750 300 100 NA 1000级 NA NA NA 1000 7,半 导体元件制造过程,前段（Front End）制程-前工序 晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）,典型的PN结隔离的掺金TTL电路工艺流程,一次氧化,衬底制备,隐埋层扩散,外延淀积,热氧化,隔离光刻,隔离扩散,再氧化,基区扩散,再分布及氧化,发射区光刻,背面掺金,发射区扩散,反刻铝,接触孔光刻,铝淀积,隐埋层光刻,基区光刻,再分布及氧化,铝合金,淀积钝化层,中测,压焊块光刻,横向晶体管刨面图,纵向晶体管刨面图,NPN晶体管刨面图,1.衬底选择,P型Si 10.cm 111晶向,偏离2O5O 晶圆（晶片） 晶圆（晶片）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成 冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分 解过程，制成棒状或粒状的多晶硅。一般晶圆制造厂，将多晶硅融解 后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的 8寸 硅晶棒，约需 2天半时间长成。经研磨、抛光、切片后，即成半导体之原料 晶圆片,第一次光刻N+埋层扩散孔,1。减小集电极串联电阻 2。减小寄生PNP管的影响,SiO2,要求： 1。 杂质固浓度大 2。高温时在Si中的扩散系数小， 以减小上推 3。 与衬底晶格匹配好，以减小应力,涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗 去膜-清洗N+扩散(P),外延层淀积,1。VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2Si+HCl 2。氧化 TepiXjc+Xmc+TBL-up+tepi-ox,第二次光刻P+隔离扩散孔,在衬底上形成孤立的外延层岛,实现元件的隔离.,SiO2,涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗 去膜-清洗P+扩散(B),第三次光刻P型基区扩散孔,决定NPN管的基区扩散位置范围,去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜 蚀刻清洗去膜清洗基区扩散(B),第四次光刻N+发射区扩散孔,集电极和N型电阻的接触孔,以及外延层的反偏孔。 AlN-Si 欧姆接触：ND1019cm-3，,去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜 蚀刻清洗去膜清洗扩散,第五次光刻引线接触孔,去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜 蚀刻清洗去膜清洗,第六次光刻金属化内连线：反刻铝,SiO2,去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜 蚀刻清洗去膜清洗蒸铝,CMOS工艺集成电路,CMOS集成电路工艺 -以P阱硅栅CMOS为例,1。光刻I-阱区光刻，刻出阱区注入孔,N-Si,N-Si,SiO2,CMOS集成电路工艺 -以P阱硅栅CMOS为例,2。阱区注入及推进，形成阱区,N-Si,P-,CMOS集成电路工艺 -以P阱硅栅CMOS为例,3。去除SiO2，长薄氧，长Si3N4,N-Si,P-,Si3N4,CMOS集成电路工艺 -以P阱硅栅CMOS为例,4。光II-有源区光刻,N-Si,P-,Si3N4,CMOS集成电路工艺 -以P阱硅栅CMOS为例,5。光III-N管场区光刻，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触。,光刻胶,CMOS集成电路工艺 -以P阱硅栅CMOS为例,6。光III-N管场区光刻，刻出N管场区注入孔； N管场区注入。,CMOS集成电路工艺 -以P阱硅栅CMOS为例,7。光-p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。,CMOS集成电路工艺 -以P阱硅栅CMOS为例,8。光-多晶硅光刻，形成多晶硅栅及多晶硅电阻,多晶硅,CMOS集成电路工艺 -以P阱硅栅CMOS为例,9。光I-P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。,CMOS集成电路工艺 -以P阱硅栅CMOS为例,10。光-N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。,CMOS集成电路工艺 -以P阱硅栅CMOS为例,11。长PSG（磷硅玻璃）。,CMOS集成电路工艺 -以P阱硅栅CMOS为例,12。光刻-引线孔光刻。,CMOS集成电路工艺 -以P阱硅栅CMOS为例,13。光刻-引线孔光刻（反刻AL）。,集成电路中电阻1,基区扩散电阻,集成电路中电阻2,发射区扩散电阻,集成电路中电阻3,基区沟道电阻,集成电路中电阻4,外延层电阻,集成电路中电阻5,MOS中多晶硅电阻,其它：MOS管电阻,集成电路中电容1,发射区扩散层隔离层隐埋层扩散层PN电容,集成电路中电容2,MOS电容,主要制程介绍,矽晶圓材料（Wafer）,圓晶是制作矽半導體IC所用之矽晶片，狀似圓形，故稱晶圓。材料是矽， IC（Integrated Circuit）厂用的矽晶片即為矽晶體，因為整片的矽晶片是單一完整的晶體，故又稱為單晶體。但在整體固態晶體內，眾多小晶體的方向不相，則為复晶體（或多晶體）。生成單晶體或多晶體与晶體生長時的溫度，速率与雜質都有關系。,一般清洗技术,光 学 显 影,光学显影是在感光胶上经过曝光和显影的程序，把光罩上的图形转换到感光胶下面的薄膜层或硅晶上。光学显影主要包含了感光胶涂布、烘烤、光罩对准、 曝光和显影等程序。 关键技术参数:最小可分辨图形尺寸Lmin(nm) 聚焦深度DOF 曝光方式:紫外线、X射线、电子束、极紫外,蝕刻技術（Etching Technology）,蝕刻技術（Etching Technology）是將材料使用化學反應物理撞擊作用而移除的技術。可以分為: 濕蝕刻（wet etching）:濕蝕刻所使用的是化學溶液，在經過化學反應之後達到蝕刻的目的. 乾蝕刻（dry etching）:乾蝕刻則是利用一种電漿蝕刻（plasma etching）。電漿蝕刻中蝕刻的作用，可能是電漿中离子撞擊晶片表面所產生的物理作用，或者是電漿中活性自由基（Radical）与晶片表面原子間的化學反應，甚至也可能是以上兩者的复合作用。 现在主要应用技术:等离子体刻蚀,常见湿法蚀 刻 技 术,CVD化學气相沉積,是利用热能、电浆放电或紫外光照射等化学反应的方式，在反应器内将反应物（通常为气体）生成固态的生成物，并在晶片表面沉积形成稳定固态薄膜（film）的一种沉积技术。CVD技术是半导体IC制程中运用极为广泛的薄膜形成方法，如介电材料（dielectrics）、导体或半导体等薄膜材料几乎都能用CVD技术完成。,化學气相沉積 CVD,化 学 气 相 沉 积 技 术,常用的CVD技術有：(1)常壓化學气相沈積（APCVD）；(2)低壓化學气相沈積（LPCVD）；(3)電漿輔助化學气相沈積（PECVD） 较为常见的CVD薄膜包括有： 二气化硅（通常直接称为氧化层） 氮化硅 多晶硅 耐火金属与这类金属之其硅化物,物理气相沈積（PVD）,主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。 PVD以真空、測射、离子化或离子束等方法使純金屬揮發，与碳化氫、氮气等气體作用，加熱至400600（約13小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等110m厚之微細粒狀薄膜， PVD可分為三种技術：(1)蒸鍍（Evaporation）；(2)分子束磊晶成長（Molecular Beam Epitaxy；MBE）；(3)濺鍍（Sputter）,解 离 金 属 电 浆（淘气鬼）物 理 气 相 沉 积 技 术,解离金属电浆是最近发展出来的物理气相沉积技术，它是在目标区与晶圆之间，利用电浆，针对从目标区溅击出来的金属原子，在其到达晶