资源预览内容
第1页 / 共30页
第2页 / 共30页
第3页 / 共30页
第4页 / 共30页
第5页 / 共30页
第6页 / 共30页
第7页 / 共30页
第8页 / 共30页
第9页 / 共30页
第10页 / 共30页
亲,该文档总共30页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
第三章,基于ARM的嵌入式系统外围硬件设计,核心内容,嵌入式处理器系统硬件设计嵌入式存储器系统设计外围通讯接口设计,3.1嵌入式处理器系统硬件设计,芯片选型原则电源模块设计时钟模块设计复位电路设计,一、芯片选型原则,ARM微处理器内核的选择系统的工作频率芯片内存储器的容量片内外围电路的选择,二、电源模块设计,S3C2410X的电源引脚主要有:VDDalive引脚给处理器复位模块和端口寄存器提供1.8V电压;VDDi和VDDiarm为处理器内核提供1.8V电压;VDDi_MPLL为MPLL提供1.8V模拟电源和数字电源;VDDi_UPLL为UPLL提供1.8V模拟电源和数字电源;VDDOP和VDDMOP分别为处理器端口和处理器存储器端口提供3.3V电压;VDDA_ADC为处理器内的ADC系统提供3.3V电压;VDDRTC为时钟电路提供1.8V电压,该电压在系统掉电后仍需维持。,三、时钟模块设计,时钟管理模块时钟管理模块为各个外围模块提供时钟,在不使用某个单元时关闭其时钟以降低功耗。主时钟来源可以使用外部的晶振或外部时钟。时钟发生器有一个振荡器(振荡放大)连接到外部的晶体上。ARM微处理器内核中有一个可控频率的时钟源PLL把低频振荡器的输出作为自己的输入,产生所需的高频信号。时钟发生模块有一个逻辑电路,用来在复位后或各种模式下产生稳定的时钟频率。其他的时钟均来自核内部的PLL。,晶振电路设计,S3C2410X的时钟模式,外部晶振电路,四、复位电路设计,硬件复位(RESET引脚)Watchdog软件复位,系统复位电路,3.2嵌入式存储器系统设计,Flash接口电路设计SDRAM接口电路设计,NORFlash接口电路设计,SST39LV160是一款常见的NORFlash存储器:单片存储容量为16M位工作电压为2.7V3.6V采用TSOP-48或TFBGA-48封装16位数据宽度仅需3.3V电压即可完成在系统的编程与擦除操作。,NANDFlash接口电路设计,以K9F1208为例:存储容量为64M字节数据总线宽度为8位工作电压为2.7V3.6V采用TSOP48封装仅需要3.3V电压便可完成在系统的编程与擦除操作,SDRAM接口电路设计,存储容量为4组16M位(8M字节)工作电压为3.3V常见封装为54脚TSOP兼容LVTTL接口支持自动刷新和自刷新16位数据宽度,以HY57V641620为例,3.3UART串行接口,RS232-C标准通常采用的接口是9芯D型插头,以常用的9芯D型插头为例,RS-232C接口电路,3.4JTAG电路以及调试方式,JTAG引脚定义:TCK测试时钟输入;TDI测试数据输入,数据通过TDI输入JTAG口;TDO测试数据输出,数据通过TDO从JTAG口输出;TMS测试模式选择,TMS用来设置JTAG口处于某种特定的测试模式;可选引脚TRST测试复位,输入引脚,低电平有效。,14针JTAG接口引脚,20针JTAG接口引脚,JTAG接口电路,
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号