资源预览内容
第1页 / 共3页
第2页 / 共3页
第3页 / 共3页
亲,该文档总共3页全部预览完了,如果喜欢就下载吧!
资源描述
实验四:移位寄存器和计数器的设计实 验 室: 实验台号: 日 期: 专业班级: 姓 名: 学 号: 一、 实验目的1. 了解二进制加法计数器的工作过程。 2. 掌握任意进制计数器的设计方法。二、 实验内容(一)用D触发器设计左移移位寄存器(二)利用74LS161和74LS00设计实现任意进制的计数器设计要求: 以实验台号的个位数作为所设计的任意进制计数器(0、1、2任选)。三、 实验原理图1. 由4个D触发器改成的4位异步二进制加法计数器(输入二进制:11110000) 2. 测试74LS161的功能输入端输出Qn时钟清零置数PTX0XXX清零10XX置数1111计数X110X不计数X11X0不计数3.熟悉用74LS161设计十进制计数器的方法。 利用置位端实现十进制计数器。 利用复位端实现十进制计数器。四、 实验结果及数据处理1. 左移寄存器实验数据记录表 要求:输入二进制:11110000移位脉冲的次数移位寄存器状态Q4 Q3Q2Q10000010001200113011141111511106110071000800002. 画出你所设计的任意进制计数器的线路图(计数器从零开始计数),并简述设计思路。 8进制利用复位法实现8进制计数器,8=1000B,将A端同与非门相连,当A端=1时,使复位端获得信号,复位,从而实现8进制。五、思考题1. 74LS161是同步还是异步,加法还是减法计数器?答:在上图电路中74LS161是异步加法计数器。2. 设计十进制计数器时将如何去掉后6个计数状态的? 答:通过置位端实现时,将Q0、Q3 接到与非门上,输出连接到置位控制端。当Q3=1,Q2=0,Q1=0,Q0=1,即十进制为9时,与非门输入端Q0、Q3同时为高电平,位控制端为低电位,等到下一个CP上升沿到来时,完成置数,全部置为0。3. 谈谈电子实验的心得体会,希望同学们提出宝贵意见。 答:通过这学期的电子实验,我对电子电路有了更加深入地了解。初步了解了触发器、寄存器、计数器等电子元件的使用。将理论与实践相结合,更加深入的了解了电子技术,学到了很多,对这学期的电子实验十分满意。
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号