资源预览内容
第1页 / 共25页
第2页 / 共25页
第3页 / 共25页
第4页 / 共25页
第5页 / 共25页
第6页 / 共25页
第7页 / 共25页
第8页 / 共25页
第9页 / 共25页
第10页 / 共25页
亲,该文档总共25页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
00000H,A0000H,C0000H,FFFFFH,一、系统内存的配置,5-4 存储器系统设计,1、容量的配置: 2、区域的分配: 3、内存中的数据组织,ROM区:复位起动地址FFFF0H RAM区:中断矢量区域00000H003FFH 显示缓冲区 其它,5-4 存储器系统设计,IBM PC/XT专用内存区:,D7D0,CPU (8位),8,5-4 存储器系统设计,二、存储器系统结构,分体结构,D7D0,D15D8,D31D0,16,5-4 存储器系统设计,CPU (32位),三、存储器系统结构,D23D16,D31D24,三、存储器扩展,位扩展:数据位扩展以满足字长要求 字扩展:地址空间扩展,以满足容量要求,多个存储芯片构成需要的内存空间,分别占据不同的地址范围,任一时刻仅有一片(或一组)被选中,5-4 存储器系统设计,问题:2164(64K*1)芯片构成128KB存储器,需几片2164?,位扩展,用8片2164(64K*1)芯片构成64KB存储器,5-4 存储器系统设计,单元数不变,位数增加,用两片6264(64K8位)构成128KB的存储器,字扩展,位数不变,增加单元数,6264,5-4 存储器系统设计,A16,译 码 电 路,四、存储器芯片的片选方法,5-4 存储器系统设计,6264的地址范围为:,0111 1000 0000 0000 0000B78000H 0111 1001 1111 1111 1111B79FFFH,举例,6264芯片的地址范围: 1111 0000 0000 0000 0000BF0000H 1111 0001 1111 1111 1111BF1FFFH,A19,A18,A17,A16,A15,A14,A13,&,1,#CS1,D7 D0,6264,A12-A0,D7-D0,#OE #WE,使用组合电路,A17,A15,A14,A13,&,1,#CS1,D7 D0,6264,A12-A0,D7-D0,#OE #WE,部分地址参加译码,A16,A19 A18 A17 A16 A15 A14 A13 A12 A11 . A0 0 0000 0000 0000 1 1111 1111 1111,如果A14做片选,两存储器芯片的地址范围?,问题1:,5-4 存储器系统设计,1# 0 0,2# 1 0 0000 0000 0000 1 1 1111 1111 1111,1、线选法,A13,A12A0,M/IO,D 7D0,D7 D0,A19 A18 A17 A16 A15 A14 A13 A12 A11 . A0 0 0000 0000 0000 1 1111 1111 1111,没参加地址译码的高位地址,可以为任意值,导致被选中芯片占有几组不同的地址范围,问题2:,5-4 存储器系统设计,2、部分地址译码法,存在地址重叠,5-4 存储器系统设计,用部分高位地址信号作为译码信号;,请问:6264的地址范围?,3、全地址译码法,A19,A18,A17,A16,A15,A14,A13,&,6264 CS1,A12 A0,5-4 存储器系统设计,全部的高位地址信号作为译码信号 被选中芯片有惟一的内存地址,3、全地址译码法,请分析每一芯片的地址范围? M0(8KB): 1100 000 0 0000 0000 0000 C0000H 1100 000 1 1111 1111 1111 C1FFFH,5-4 存储器系统设计,五、本章重点内容 1、分析存储器系统的地址范围,5-4 存储器系统设计,方法:,(1)写出高位地址的每一位状态,(2)低位地址从0到1,2、已知地址范围,画电路连接图,方法:,(1)找出高位地址(根据地址范围),(2)画出译码电路,(3)与各芯片连接,(4)芯片与CPU数据线、控制线的连接,例1:8088CPU配置1MB RAM(P206 52) 地址范围00000HFFFFFH (1MB=1024K) 使用8256SRAM(256K*8),地址线18条,数据线8条 采用全地址译码法,使用74LS138译码器译码 请画出存储器系统的连接图。,第1步:芯片选择 8256RAM:,1MB/256KB=4片,5-4 存储器系统设计,第2步:为每片芯片分配地址范围,地址范围 :00000HFFFFFH,5-5 存储器芯片与CPU的连接,画出地址分配表,芯片 地址空间对应地址线 A19 A18 A17 A16 A15A14 A13A12、. A1 A0,#1 #2,00000H 3FFFFH,0 0 0 0 0 0 0 0 .0 0,0 0 1 1 1 1 1 1 1 1,0 1 0 0 0 0 0 0 .0 0,0 1 1 1 1 1 1 1 .1 1,#3 #4,1 0 0 0 0 0 0 0 .0 0,1 0 1 1 1 1 1 1 .1 1,1 1 0 0 0 0 0 0 .0 0,1 1 1 1 1 1 1 1 . 1 1,5-5 存储器芯片与CPU的连接,40000H 7FFFFH,80000H BFFFFH,C0000H FFFFFH,第3步:地址线的连接,原则: 1、CPU低位地址线与芯片地址线相连 2、CPU高位地址线与译码器相连 3、译码器输出与存储器芯片片选端相连,5-5 存储器芯片与CPU的连接,1、A17A0与每个存储器芯片的地址线相连;,2、 A19 、A18接74LS138译码器的 B、 A 端;C端接地,3、 系统总线的读写信号控制74LS138译码器的G1、G2A、G2B端,5-5 存储器芯片与CPU的连接,第4步:数据线的连接 CPU的 D0D7 接存储器芯片的数据线;,5-5 存储器芯片与CPU的连接,存储器系统的连接图: 8088CPU配置1MB RAM,使用8256RAM(256K*8)地址范围00000HFFFFFH,采用全地址译码法.,5-5 存储器芯片与CPU的连接,A17A0 A18 A19 MEMR MEMW D7D0,A17A0 1# CS1,A17A0 3# CS1,A17A0 4# CS1,A17A0 2# CS1,A Y0 B C G2A G2B Y3 G1,74LS138,D7D0,本章复习: 例题 讲解,P205 例51 SRAM6116(2KB,A10A0,D7D0) 构成 4KB 内存;图510 问: 1、两个存储器芯片的地址范围: 2、已知 DS=7000H , MOV AL,8020H 物理地址 8020H 在哪个存储器芯片,A19 A18 A17 A16 A15A14 A13A12A11A10. A1 A0,第五章 存储器,作业:,旧版:5.1 5.2 5.3 5.4 5.7 5.10 5.11,第二版:5.1 5.2 5.4 5.6 5.9 5.12 5.13,74LS138译码器工作方式,5-5 存储器芯片与CPU的连接,
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号