资源预览内容
第1页 / 共59页
第2页 / 共59页
第3页 / 共59页
第4页 / 共59页
第5页 / 共59页
第6页 / 共59页
第7页 / 共59页
第8页 / 共59页
第9页 / 共59页
第10页 / 共59页
亲,该文档总共59页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
存储器技术,第5章,5.1 内存储器概述,5.1.1 内存储器的基本结构 存储器是计算机系统中的记忆设备,用来存放程序和数据。 构成存储器的存储介质,目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元,它可存储一个二进制代码。由若干个存储元组成一个存储单元,然后再由许多存储单元组成一个存储器。,5.1.1 内存储器的基本结构,5.1 内存储器概述,5.1 内存储器概述,5.1.3 内存储器的主要技术指标 存储容量:指存储器可以容纳的二进制信息量,以存储器中存储地址寄存器MAR的编址数与存储字位数的乘积表示。一般一个半导体芯片有M位地址线,N位数据线,则该半导体芯片的存储容量为2MN位。,5.1 内存储器概述,5.1.3 内存储器的主要技术指标 存取速度: “存取时间”(Access Time)TA:从启动一次存储器操作,到完成该操作所经历的时间; “存储周期”(Memory Cycle)TMC:连续启动两次独立的存储器操作之间的最小时间间隔。 通常存储周期TMC略大于存取时间TA。,5.1 内存储器概述,5.1.3 内存储器的主要技术指标 存储器带宽:指单位时间里存储器存取的信息量。通常以位/秒或字节/秒作为度量单位。存储器带宽是衡量存储器数据传输速率的重要技术指标。 可靠性:用平均故障间隔时间MTBF(Mean Time Between Failures)来衡量。MTBF越长,可靠性越高。内存储器常采用纠错码技术来延长MTBF以提高可靠性。,5.1 内存储器概述,5.1.4 内存储器的分类 按存储方式可分为随机读写存储器RAM和只读存储器ROM。 RAM可分为静态RAM(SRAM)和动态RAM(DRAM)两种。 ROM有掩膜ROM(Masked ROM)、PROM(Programmable ROM)、EPROM(Erasable Programmable ROM)、EEPROM(Electrically Erasable Programmable ROM)和闪速存储器(Flash Memory)等几种。,5.1 内存储器概述,5.2 RAM芯片的结构、工作原理及典型产品,5.2.1 RAM基本存储元电路 基本存储元:基本存储元是组成存储器的基础和核心,它用来存储一位二进制信息0或1。 (SRAM存储元的电路图) (DRAM存储元的电路图),5.2随机存取存储器(RAM) 一、静态随机存取存储器 (一)静态的基本存储电路 静态的基本存储电路,是由个管组成的触发器.如图5.5所示:,单管动态基本存储电路 单管动态基本存储电路如图5.9所示,它1管和寄生电容Cs组成。,5.2.2 RAM芯片的内部结构,5.2 RAM芯片的结构、工作原理及典型产品,2K 8位的静态RAM芯片 A0A10 地址输入 I/O1I/O8 数据输入/输出 CE 片选信号 OE 三态输出允许信号 WE 读写控制:=0写,=1读 VCC 电源 GND 地线,5.2.3 RAM芯片实例 SRAM存储器芯片Intel6116,5.2 RAM芯片的结构、工作原理及典型产品,64K 1位的动态RAM芯片 存取时间为150ns/200ns(-15,-20) 低功耗,最大275mW 每2ms需刷新一次,每次512单元 A0A7 地址输入 RAS 行地址选通信号 CAS 列地址选通信号 WE 读写信号:=0写;=1读,5.2.3 RAM芯片实例 DRAM存储芯片Intel2164,5.2 RAM芯片的结构、工作原理及典型产品,5.3.1 ROM基本存储元电路 掩模ROM 可编程只读存储器PROM(Programmable ROM) 可擦除的EPROM( Erasable PROM ) 电可擦除的E2PROM( Electrically Erasable PROM ),5.3 ROM芯片的结构、工作原理及典型产品,5.3.2 ROM芯片的内部结构,5.3 ROM芯片的结构、工作原理及典型产品,4K 8位的EPROM芯片 A0A11 地址输入 O0O7 数据输入/输出 CE 片选信号 OE/VPP 输出允许/编程高电压,5.3.3 ROM芯片实例 Intel 2732,5.3 ROM芯片的结构、工作原理及典型产品,5.4 半导体存储器接口的基本技术,5.4.1 存储器的扩展 位扩展法:位扩展是指增加存储字长(示例:由2片2114( 1K 4位)芯片组成1K 8位的存储器) 字扩展法:字扩展是指增加存储器字的数量(示例:由2片1K 8位的存储芯片组成2K 8位的存储器) 字位同时扩展法:字位同时扩展是指既增加存储器字的数量,又增加存储字长(示例:由16片1K 1位的存储芯片组成2K 8位的存储器),5.4.2 8位微机系统中的存储器接口 芯片的数据线、地址线和控制线与系统总线的连接 数据线的连接: 芯片内有双向三态缓冲器,芯片数据线直接和系统数据总线相应数据位挂接。,5.4 半导体存储器接口的基本技术,5.4.2 8位微机系统中的存储器接口 芯片的数据线、地址线和控制线与系统总线的连接 地址线的连接: 片内地址:芯片内的存储单元寻址,低位部分是片内地址,直接和存储芯片的地址端相连。 片选地址:对各个存储芯片进行选择的地址,高位部分是片选地址,经译码器产生芯片选择信号和各个芯片的片选端相连。,5.4 半导体存储器接口的基本技术,5.4.2 8位微机系统中的存储器接口 芯片的数据线、地址线和控制线与系统总线的连接 控制线的连接:,5.4 半导体存储器接口的基本技术,5.4.2 8位微机系统中的存储器接口 74LS138译码器,5.4 半导体存储器接口的基本技术,5.4.2 8位微机系统中的存储器接口 片选控制方法 线选法:地址中的高位部分不经译码,直接用它们分别作各个芯片的片选信号。 例:用Intel 6116形成8KB的存储器,地址不连续,5.4 半导体存储器接口的基本技术,5.4.2 8位微机系统中的存储器接口 片选控制方法 部分译码法:对高位地址的一部分进行译码产生片选信号。 例:16K EPROM 2732的一种部分译码电路方案,地址连续但不唯一,有地址重叠现象,5.4 半导体存储器接口的基本技术,5.4.2 8位微机系统中的存储器接口 片选控制方法 全译码法:所有高位地址参与译码产生片选信号。 例:由4片2732和4片6116组成的一种全译码电路,地址连续且唯一,5.4 半导体存储器接口的基本技术,设有若干片256K8位的SRAM芯片,问: (1) 采用字扩展方法构成1024KB的存储器需要多少片SRAM芯片? (2) 该存储器需要多少位地址线?片内地址线和片选地址线各多少位? (3) 画出该存储器与8088CPU连接的结构图。,解: (1) 该存储器需要1024K/256K = 4片SRAM芯片; (2) 220=1024K,需要20条地址线。 每片为一组,22=4,需2位片选地址,218=256K,需18位片内地址。 (3) 该存储器与8088CPU连接的结构图如下。,5.4.2 16位微机系统中的存储器接口,5.4 半导体存储器接口的基本技术,5.4.2 16位微机系统中的存储器接口 8086的存储器访问操作 字节访问: 例:MOV AL, 20H A0=0,BHE=1 偶存储体片选有效 A19A0=20H寻址偶存储体 经数据线D0D7送数据到AL,5.4 半导体存储器接口的基本技术,5.4.2 16位微机系统中的存储器接口 8086的存储器访问操作 字节访问: 例:MOV AL, 21H A0=1,BHE=0 奇存储体片选有效 A1A19=10H寻址奇存储体 经数据线D8D15送数据到AL,5.4 半导体存储器接口的基本技术,5.4.2 16位微机系统中的存储器接口 8086的存储器访问操作 字访问: 例:MOV AX, 20H A0=0,BHE=0 奇偶存储体片选均有效 A1A19=10H寻址奇偶存储体 经数据线D0D15送数据到AX,5.4 半导体存储器接口的基本技术,5.4.2 16位微机系统中的存储器接口 8086的存储器访问操作 字访问: 例:MOV AX, 21H 分两个总线周期完成: A0=1,BHE=0 A1A19=10H寻址奇存储体 A0=0,BHE=1(CPU使能地址+1) A1A19=10H寻址偶存储体,5.4 半导体存储器接口的基本技术,Thanks!,5.2,5.5,5.7,5.9,5.13,课后作业,D0D7,A12,A11,A13,A14,8086,A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0,A14 A13 A12 A11,0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 1 1 1 1 1,1 1 1 0,1 1 1 0,7 0 0 0 H,7 7 F F H,1,A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0,A14 A13 A12 A11,0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 1 1 1 1 1,1 1 0 1,1 1 0 1,6 8 0 0 H,6 F F F H,2,A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0,A14 A13 A12 A11,0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 1 1 1 1 1,1 0 1 1,1 0 1 1,5 8 0 0 H,5 F F F H,3,A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0,A14 A13 A12 A11,0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 1 1 1 1 1,0 1 1 1,0 1 1 1,3 8 0 0 H,3 F F F H,4,在采用部分译码的存储器中,存储地址通常取未用高位地址的值为全0,这样确定的地址叫基本地址。,A15,A16,A15,A16,A15,A16,A15,A16,A15,试分析各芯片的地址范围,并说明地址是否唯一?,例:设有4K 4位SRAM芯片及8K 8EPROM芯片,欲与8088CPU组成16K 8 的存储器,请问需用此SRAM及EPROM多少片?它们的片内地址线及片选地址线分别是几根?若该16K 8存储器地址空间连续,且末地址为FFFFFH,请分别画出SRAM、EPROM与8088CPU的连线 ,并写出各芯片的地址域。,SRAM片内地址线:212=4K,地址线为A0A11 用138译码器,片内地址应为A0A11,所有高位作片选地址。 组数为16K4K=4组,每组片数8 4=2片,共428片。 SRAM芯片的地址域:,EPROM片内地址线:213=8K,地址线为A0A12 用138译码器,片内地址应为A0A12,所有高位作片选地址。 组数为16K8K=2组,每组片数8 8=1片,共212片 EPROM芯片的地址域:,例:设有4K 4位SRAM芯片及8K 8EPROM芯片,欲与8088CPU组成16K 8 的存储器,请问需用此SRAM及EPROM多少片?它们的片内地址线及片选地址线分别是几根?若该16K 8存储器地址空间连续,且末地址为FFFFFH,请分别画出SRAM、EPROM与8088CPU的连线 ,并写出各芯片的地址域。,SRAM连接图,EPROM连接图,
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号