11VV课程设计说明书（2009 /2010 学年第一学期）课程名称 ： 数字逻辑课程设计 题 目 ： 整点报时数字钟电路设计 专业班级 ： 通信工程 2 班 学生姓名 ： XXX 学 号： XXXXXXX 指导教师 ： XX 设计周数 ： 1 设计成绩 ： 2010 年 01 月 15 日2目录1 设计目的 .32 设计要求 .33 数字钟的基本组成及工作原理 .43.1 数字钟的构成 .4四、数字钟的工作原理 .6五、总体框图 .13六、元器件及报表 .15七、设计总结 .16八、心得体会 .179 参考文献 .181、课程设计目的12、设计要求.13、数字钟的基本组成及工作原理.13.1 数字钟的构成3.2 单元电路设计4、 数字钟的工作原理.54.1 晶体振荡器电路4.2 分频器电路4.3 时间计数器电路4.4 译码驱动电路4.5 数码管35、总体框图126、元器件及报表137、设计总结.148、心得体会159、参考文献161 设计目的1.显示时、分、秒 采用 24 小时进制。 2.具有校时功能，可以对小时和分单独校时，对分校验时的时候，停止分对时的进位。3. 计时过程具有报时功能，当时间到达整点前 10 秒进行蜂鸣报时。4 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。2 设计要求1、设计指标时间以 24 小时为一个周期；显示时、分、秒；具有校时功能，可以对小时和分单独校时，使其校正到标准时间，计时过程具有报时功能，当时间到达整点前 104秒进行蜂鸣报时，为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。2、设计要求画出电路原理图；元器件及参数选择。3 编写设计报告：写出设计与制作的全过程，附上相关资料和图片。3 数字钟的基本组成及工作原理3.1 数字钟的构成电子钟由信号发生器、 “时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，将标准秒脉冲信号送入“秒计数器” ，该计数器采用 60 进制计数器，每累计 60 秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采用 60 进制计数器，每累计 60 分发出一个“时脉冲”信号，该信号将被送到“时计数器” 。 “时计数器”采用24 进制计数器，可以实现一天 24h 的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位 LED 显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分”显示数字进行校对调整。5数字钟的组成框图2、单元电路设计晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的 32768z 的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路译码驱动显示器 显示器 显示器 显示器 显示器显示器译码驱动 译码驱动 译码驱动 译码驱动 译码驱动时个位计数 分十位计数 分个位计数 秒十位计数校时控制电路校分控制电路D 触发器二分频32768 晶振 4060 分频器时十位计数 秒个位计数整点报时器6分频器电路将 32768z 的高频方波信号经 32768（）次分频后得到 1Hz 的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，而根据设计要求，时个位和时十位计数器为 12 进制计数器。译码驱动电路译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED 数码管。四、数字钟的工作原理秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。 ）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到 1Hz 的秒信号输入，需要对振荡器的输出信号进行分频。实现分频器的电路是计数器电路，一般采用多级 2 进制计数器来实现。7分频器电路）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为 12 进制计数器或 24 进制计数器。24 进制计数器：由 74LS90 构成的二十进制计数器，将一片 74LS90 设计成 4 进制加法计数器，另一片设置 2 进制加法计数器。既个位计数状态为 Qd Qc Qb Qa = 0100 十位8计数状态为 Qd Qc Qb Qa = 0010 时，要求计数器归零。通过把个位 Qc、十位 Qb 相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成 24 进制计数器。如图下：60 进制计数器：由 74LS90 构成的 60 进制计数器，将一片 74LS90 设计成 10 进制加9法计数器，另一片设置 6 进制加法计数器。两片 74LS90 按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲 CP1。下图电路即可作为秒计数器，也可作为分计数器。如图下：4）译码驱动及显示单元计数器实现了对时间的累计以 8421BCD 码形式输出，为了将计数器输出的 8421BCD 码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为 7 段译码显示驱动器。105）校时电源电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS 与或非门实现的时或分校时电路，In1 端与低位的进位信号相连；In2 端与校正信号相连，校正信号可直接取自分频器产生的 1HZ 或 2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和 0 相与的输出为 0，而开关的另一端接高电平，正常输入信号可以11顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。校时电源电路6）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提12示。整点报时电路 13电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 50 秒到 59 分59 秒期间时，报时电路报时控制信号。当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的 Q 和 Q 、个位的 Q和 Q 及秒计数器十位的 Q 和 Q 相与，从而产生报时控制信号。五、总体框图14整点报时数字钟总电路设计图15六、元器件及报表16七、设计总结从 1 月 11 日到 1 月 15 日，我们进行了为期一周的课程设计。通过这次课程设计，我拓宽了知识面，锻炼了能力，综合素质得到较大提高。安排课程设计的基本目的，在于通过理论与实际的结合、人与人的沟通，进一步提高思想觉悟。尤其是观察、分析和解决问题的实际工作能力，以便培养成为能够主动适应社会主义现代化建设需要的高素质的复合型人才。作为整个学习体系的有机组成部分，课程设计虽然安排在一周进行，但并不具有绝对独立的意义。它的一个重要功能，在于运用学习成果，检验学习成果。运用学习成果，把课堂上学到的系统化的理论知识，尝试性地应用于实际设计工作，并从理论的高度对设计工作的现代化提出一些有针对性的建议和设想。检验学习成果，看一看课堂学习与实际工作到底有多大距离，并通过综合分析，找出学习中存在的不足，以便为完善学习计划，改变学习内容与方法提供实践依据。对我们通信专业的本科生来说，实际能力的培养至关重要，而这种实际能力的培养单靠课堂教学是远远