VHDL重要代码-－金锄头文库

第1页 / 共13页

第2页 / 共13页

第3页 / 共13页

第4页 / 共13页

第5页 / 共13页

第6页 / 共13页

第7页 / 共13页

第8页 / 共13页

第9页 / 共13页

第10页 / 共13页

1、设计一个具有进位输入和进位输出的 8 位行波进位加法器。其引脚名称如下表所示。输入输出加数 a（8 位总线）加数 b（8 位总线）低位进位 ci和 s（8 位总线）向高位进位colibrary ieee;use ieee.std_logic_1164.all;entity adder8 isport ( a,b : in std_logic_vector(7 downto 0);Cin :in std_logic;cout : out std_logic;s :out std_logic_vector(7 downto 0);end entity;architecture rtl of adder8 issignal temp:std_logic_vector(7 downto 0);begin s(0)ddddddddddmmmmmmmmmmmd_excess3d_excess3d_excess3d_excess3d_excess3d_excess3d_excess3d_excess3d_excess3d_excess3d_excess3=1111;flag=0;end case;end if; end process;end rtl;