1 冯诺依曼型计算机的设计思想是存储 H 并按 G 顺序执行，它的主要组成部分包括：运算器、 F 、 B 、适配器与 A 。A. I/O设备B. 控制器C. 缓冲器D. 译码器E. 寄存器F. 存储器G. 地址H. 程序2 为了提高浮点数的表示精度，当尾数不为 C 时，通过修改阶码并移动小数点，使尾数域的最高有效位为 D ，这称为浮点数的规格化表示。在IEEE754标准中，对于一个规格化的32位浮点数，其尾数域所表示的值是 B ，这是因为规格化的浮点数的尾数域最左（最高有效位）总是 D ，故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达 G 位。A. 0.MB. 1.MC. 0D. 1 E. 22F. 23G. 24H. 25 3 cache是介于CPU和 E 之间的 H 容量存储器，能高速地向CPU提供 A 和数据，从而加快程序的执行速度。cache由高速的 F 组成，全部功能都由 C 实现，因而对程序员是透明的。A. 指令B. DRAMC. 硬件D. 软件E. 主存F. SRAMG. 大H. 小4 堆栈是一种特殊的 H 寻址方式，采用“ F ”原理。计算机的CPU中有一组专门的寄存器，称为串联堆栈，又称为 A 堆栈。而 B 堆栈则是由程序员设置出来作为堆栈使用的一部分 C 。A. 寄存器B. 存储器C. 主存储器D. 辅助存储器E. 先进先出F. 先进后出G. 指令H. 数据5 广义地讲， F 有着两种含义：一是 G ，指两个以上事件在 A 发生；二是 H ，指两个以上事件在 C 间隔内发生。A. 同一时刻B. 不同时刻C. 同一时间D. 不同时间E. 串行性F. 并行性G. 同时性H. 并发性6 RISC的三个基本要素是：(1)一个有限的 E 的 C ；(2)CPU配备大量的 B ；(3)强调对指令 G 的 D 。A. 专用寄存器B. 通用寄存器C. 指令集D. 优化E. 简单F. 复杂G. 流水线H. 超标量7 为了解决多个主设备同时 C 总线 G 权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。仲裁方式分为 A 仲裁和 B 仲裁两类：前者需要 E ，后者则不需要。A. 集中式B. 分布式C. 竞争D. 分享E. 中央仲裁器F. 分布仲裁器G. 控制H. 共享8 B 的基本任务是按照 H 所排的指令序列，从 F 取出指令操作码到 B 中，对指令操作码译码分析，执行指令操作。适配器的作用是保证 A 用计算机系统特性所要求的形式发送或接收信息。A. I/O设备B. 控制器C. 缓冲器D. 译码器E. 寄存器F. 存储器G. 地址H. 程序9 在奇偶校验中，只有当数据中包含有 A 个1时, 奇校验位C=0；只有当数据中包含有 B 个1时, 偶校验位C= C 。奇偶校验可提供单个错误检测,但无法检测 E 错误,更无法识别错误信息的 G 。A. 奇数B. 偶数C. 0D. 1 E. 多个F. 内容G. 位置H. 来源 10 MOS半导体存储器中， D 的外围电路简单，速度 G ，但其使用的器件多，集成度不高； C 可大幅度提高集成度，但由于 F 操作，外围电路复杂，速度 H 。A. ROMB. RAMC. DRAMD. SRAM11 指令格式就是 G 用二进制代码表示的结构形式，通常由 A 字段和 F 字段组成，前者表征指令的操作特性与功能，后者通常指定参与操作的 B 的 E 。A. 操作码B. 操作数C. 操作特性D. 数据字E. 地址F. 地址码G. 指令字H. 功能字12 根据设计方法不同， B 控制器可分为三种：第一种称为 G 控制器，它是采用时序逻辑技术来实现的；第二种称为 A 控制器，它是采用 E 逻辑来实现的；第三种是前两种方式的 F 。A. 微程序B. 操作C. 指令D. 时间 E. 存储F. 组合G. 硬布线H. 软布线13 一条 C 是由若干条 G 组成的序列（通常叫做 E ）来实现的，而 E 的总和便可实现整个的 D 。A. 微操作B. 宏操作C. 机器指令D. 指令系统E. 微程序F. 宏程序G. 微指令 H. 宏指令14 奔腾CPU的大多数简单指令用 E 控制实现，在 A 个时钟周期内执行完毕。而对于用 H 实现的指令，也在 B 至 C 个时钟周期内执行完毕。A. 1B. 2C. 3D. 4E. 硬布线F. 软布线G. 宏程序H. 微程序15 C 是 G 周期中从内存流向 B 的信息流； E 是 H 周期中从内存流向运算器的信息流。A. 存储器B. 控制器C. 指令流D. 控制流 E. 数据流F. 缓冲G. 取指H. 执行16 G 存储器是一种高速工作的存储器，指同一个存储器具有两组相互 B 的 C 控制线路，可以对存储器中 E 位置上的数据进行 B 的存取操作。A. 依赖B. 独立C. 读写D. 刷新E. 任何F. 指定G. 双端口H. 三端口17 虚拟存储器只是一个容量非常大的存储器的 C 模型，不是任何实际的 D 存储器。有了虚拟存储器，用户无需考虑所编程序在 H 中是否放得下或放在什么位置等问题。虚拟地址由 E 生成，但虚拟地址空间的大小实际上受到 G 容量的限制。A. 操作系统B. CPU地址引脚C. 逻辑D. 物理E. 编译程序F. 用户程序G. 辅存H. 主存18 指令的 G 寻址方式，是指下条指令的地址码不是由 A 给出，而是由 C 给出。因此， A 的内容也必须相应改变，以便及时跟踪新的指令 H 。A. 程序计数器B. 堆栈指示器C. 本条指令D. 下条指令E. 顺序F. 堆栈G. 跳跃H. 地址19 通常用 F 读取一条指令字的 C 时间来规定CPU周期。取出和 H 任何一条指令所需的 C 时间为 B 个CPU周期。A. 1B. 2C. 最短D. 最长E. 外存F. 内存G. 译码 H. 执行20 一般的存储器都是按 E 访问的存储器，而 C 存储器是以 G 作为 E 来访问的存储器。它的基本原理是把存储单元所存内容的某一部分作为检索项（即 F 项），去检索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出或写入。A. 闪速B. 只读C. 相联D. 虚拟E. 地址F. 关键字G. 内容H. cache21 E 控制器的基本思想是仿照通常的解题程序的方法，把 C 信号编成 G ，存放到一个只读存储器里。当机器运行时，一条又一条地读出这些 G ，从而产生全机所需要的各种 C 信号，使相应部件执行所规定的操作。A. 微操作B. 宏操作C. 操作控制D. 时间控制E. 微程序F. 宏程序G. 微指令 H. 宏指令22 奔腾CPU是Intel公司生产的 G 流水处理器，采用 C 条指令流水线，能在 B 个时钟周期内发射 C 条简单的整数指令，也可发射 B 条浮点指令。A. 0B. 1C. 2D. 3E. 标量F. 矢量G. 超标量H. 超矢量23 到目前为止，使用最为广泛的计算机形态是： 。CA超级计算机B个人计算机C嵌入式计算机D服务器24 世界上第一台通用电子数字计算机ENIAC使用 作为电子器件。BA晶体管B电子管C大规模集成电路D超大规模集成电路25 冯诺依曼型计算机的设计思想是 。CA存储数据并按地址顺序执行B存储程序并按地址逆序执行C存储程序并按地址顺序执行D存储程序并乱序执行26 指令流是取指周期中从内存流向 的信息流。BA. 存储器B. 控制器C. 寄存器D. 缓存器27 在计算机系统的层次结构中，属于软硬件混合级的是 。BA微程序设计级B操作系统级C汇编语言级D 机器语言级28 一种 可以采用多种不同的 。BA计算机组成、计算机体系结构B计算机组成、计算机实现C计算机实现、计算机体系结构D计算机实现、计算机组成29 在IEEE 754标准中，对于一个规格化的32位浮点数，其尾数域所表示的值是 ，这是因为规格化的浮点数的尾数域最左（最高有效位）总是 ，故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达 位。CA. 0.M、0、23B. 0.M、1、24C. 1.M、1、24D. 1.M、0、2330 在定点二进制运算器中，减法运算一般通过 来实现。DA 原码运算的二进制减法器 B 补码运算的二进制减法器C 补码运算的十进制加法器 D 补码运算的二进制加法器31 MOS半导体存储器中， 的外围电路简单，速度 ，但其使用的器件多，集成度不高。BA. DRAM、快B. SRAM、快C. DRAM、慢D. SRAM、慢32 从CPU来看，增加Cache的目的，就是在性能上使 的平均读出时间尽可能接近Cache的读出时间。ACA. 主存B. 辅存C.内存D. 外存33 虚拟存储器可看作是一个容量非常大的 存储器，有了它，用户无需考虑所编程序在 中是否放得下或放在什么位置等问题。BA. 逻辑、辅存B. 逻辑、主存C. 物理、辅存D. 物理、主存34 指令格式中的 字段，用来表征指令的操作特性与功能。AA. 操作码B. 指令字C.数据字D.地址码35 运算型指令的寻址与转移型指令的寻址，其不同点在于_。AA 前者取操作数，后者决定程序转移地址B 后者取操作数，前者决定程序转移地址C 前者是短指令，后者是长指令D 前者是长指令，后者是短指令36 以下4种类型指令中，执行时间最长的是_。CA RR型指令 B RS型指令 C SS型指令 D 程序控制指令37 在CPU中，指令寄存器用来保存 。AA当前指令B当前指令的地址C下一条指令D下一条指令的地址38 以下句子中，正确的是 。BCA CPU中负责指令译码的部分是无法改变的B CPU中的微程序是可重写的C可以通过修改成品CPU来改变CPU的译码方