资源预览内容
第1页 / 共10页
第2页 / 共10页
第3页 / 共10页
第4页 / 共10页
第5页 / 共10页
第6页 / 共10页
第7页 / 共10页
第8页 / 共10页
第9页 / 共10页
第10页 / 共10页
亲,该文档总共10页全部预览完了,如果喜欢就下载吧!
资源描述
(2)TTL集电极开路门将TTL与非的输出端的VT3、VD4去掉,而使VT4的集电极悬空,这就是TTL集电极开路门,即OC门(Open Collector Gate)。AR1R2BR3VT1VT2VT4FVCCFAB (a) (b)其输出(3)三态门因输出有0、1和高阻三种状态而得名。当使能端EN=0时,非门G输出为1,D1截止,与P端相连的T1的发射结也截止。三态门相当于一个正常的非门,输出,有0、1两种状态,称为正常工作状态。当EN=1时,G输出为0,即VP=0.2V,这一方面使D1导通,VC2=0.9V,T4、D截止;另一方面使VB1=0.9V,T2、T3也截止。T3、T4都截止,这时从输出端看进去,对地和对电源都相当于开路,呈现高阻。所以称这种状态为高阻态,或禁止态。这种EN=0时为正常工作状态的三态非门称为低电平有效的三态非门,逻辑符号如图(b)。输出逻辑函数式为:,。如果将图中的非门G去掉,则使能端EN=1时为正常工作状态,EN=0时为高阻状态,这种三态非门称为高电平有效的三态非门,逻辑符号如图(c),输出逻辑函数式为:,。三态门在计算机总线结构中有着广泛的应用。图(a)所示为三态与非门组成的单向总线,可实现信号的分时传送。图(b)所示为三态非门组成的双向总线。当EN1时,G1正常工作,G2为高阻态,输入数据DI经G1反相后送到总线上;当EN0时,G2正常工作,G1为高阻态,总线上的数据DO经G2反相后输出,这样就实现了信号的分时双向传送。三态门组成的总线 (a)单向总线 (b)双向总线18.3 CMOS集成门电路18.3.1 CMOS门电路1 .CMOS非门CMOS逻辑门是用绝缘栅场效应管制作的逻辑门,在CMOS逻辑电路中,均使用增强型MOS管,图 (a)为N沟道增强型管,在分析电路时可以认为,只要它的栅极电平为“1”(即)它就饱和导通,栅极电平为“0”它就处于截止状态;图 (b)为P沟道增强型管,在分析电路时可以认为,只要它的栅极电平为“0”(即)它就饱和导通,栅极电平为“1”它就处于截止状态,这个功能正是非门的逻辑功能。图 (c)中既有P沟道MOS管又有N沟道MOS管,我们把这类电路称为CMOS逻辑电路。顺便说明一点:仅由P沟道MOS管构成的集成电路叫PMOS;仅由N沟道MOS管构成的集成电路叫NMOS,后两种集成电路虽然制作时简单一些,但性能要比CMOS集成电路差,因而目前人们大都使用CMOS。由于CMOS集成电路的工作电源取值在320V之间,故输入电平和输出电平振幅大,抗干扰能力强,电源工作范围大,也便于和TTL电路连接,又由于电路中不使用电阻而大大增加了集成度,再加上功耗低等优点,使CMOS集成逻辑门获得了广泛应用。图增强型MOS符号及非门逻辑2.CMOS与非门CMOS“与非”门电路如图所示图CMOS与非门驱动管和都导通,电阻很低;而负载管和为P沟道增强型管,两者并联。负载管整体与驱动管相串联。 其逻辑功能:。3CMOS或非门CMOS“或非”门电路如图所示图CMOS或非门驱动管和为N沟道增强型,两者并联;而负载管和为P沟道增强型,两者串联。其逻辑功能:18.3.2 CMOS传输门CMOS传输门电路 CMOS传输门电路CMOS传输门电路如图(a)所示,它由NMOS管T1和PMOS管T2并联而成。两管的源极相联,作为输入端;两管的漏极相联,作为输出端(输入端和输出端可以对调)。两管的栅极作为控制极,分别加一对互为反量的控制电压C和进行控制。可知,CMOS传输门的开通和关断取决于栅极上所加的控制电压。当C为“1”(为“0”)时,传输门开通,反之则关断。图(b)为传输门的图形符号。表TTL和CMOS两种集成逻辑门电路的参数 电路参数系列名称TTLCMOS7474S74LS74AS74ALS400074HC74HCT输入电流和电压IIH(max)/mAIIL(max)/mAUIH(min)/VUIL(max)/V0.04-1.62.00.80.05-2.02.00.80.02-0.42.00.80.2-2.02.00.80.02-0.12.00.80.1-0.110-33.51.00.001-0.110-33.51.00.001-0.110-32.00.8输出电流和电压IOH(max)/mAIOL(max)/mAUOH(min)/VUOL(max)/V-0.4162.40.4-1202.70.5-0.482.70.5-2202.70.5-0.482.70.5-0.510.514.90.05-444.90.1-444.90.1电源电压VCC或VDD55555555平均传输延迟时间tpd/ns103101.52.5451010每门功耗P/mW10192201.5510-3110-3310-3由于同一类型产品性能相差较大,故表中提供的参数仅供参考。例题:1.在CMOS电路中有时采用图(a)(d)所示的扩展功能用法,试分析各图的逻辑功能,写出Y1Y4的逻辑式。已知电源电压VDD=10V,二极管的正向导通压降为0.7V。解(a) (b) (c) (d)2. 如图所示电路。G1和G2是74LS系列OC门,G3、G4、G5是74LS系列与非门。已知OC门截止时的漏电流IOH=0.2mA,导通时的允许的最大负载电流IOL(max)=12mA,负载门的IIH=0.04mA,IIL=1mA,VCC=5V,要求OC门输出的UOL(max)=0.4V,UOH(min)=3V。试确定R L的值?ARLVCCBCDG3G1G2G4G5解: 根据将已知数据代入,得0.51k3.13k。OC门虽然实现了线与功能,但由于外接上拉电阻而影响门电路的工作速度,另外去掉有源负载,其带负载能力下降。第19章 基本逻辑电路19.1 编码器(1)编码器的含义一般地说,用文字、符号或者数码表示特定信息的过程称为编码,能够实现编码功能的电路称为编码器。在数字系统中,是采用若干个二进制码0和1来进行编码的,要表示的信息越多,二进制代码的位数越多。N位二进制代码有2n个状态,可以表示2n个信息,对N个信号进行编码时,应按公式2n=N来确定需要使用的二进制代码的位数n。 常用的编码器有二进制编码器、二十进制编码器、优先编码器等。下面以4线2线编码器为例,说明其工作原理。4线2线编码器有4个输入,2个输出,输入信号为I0、I1、I2、I3,它们的有效编码电平为高电平,输出Y1 Y0为二进制编码。即当I0、I1、I2、I3分别为1时,Y1Y0对应输出为00、01、10、11。根据以上逻辑要求,列功能表如表所示。表:4线2线编码器功能表输 入输 出I0I1I2I3Y1Y0100001000010000100110101由功能表可得逻辑表达式为 根据上式可画出4线2线编码器的逻辑图。19.1.2二进制编码器二进制编码器是由n位二进制数表示2n个信号的编码电路19.1.3二 - 十进制编码器概念:二 十进制编码器:实现用4位二进制数代码对1位十进制数码进行编码的电路。亦即将09十个十进制数转换为二进制代码的电路。简称BCD编码器。举例:8421BCD码编码器输入10个互斥的数码,输出4位二进制代码真值表:逻辑表达式:逻辑图:真 值 表输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 119.1.4 优先编码器优先编码器:在多个信息同时输入时,只对输入中优先级别最高的信号进行编码。在优先编码器中优先级别高的信号排斥级别低的,即具有单方面排斥的特性。优先级别:编码者规定。举例:10线4线优先编码器(8421 BCD码优先编码器)真值表(设优先级别从I9至I0递降):集成10线-4线优先编码器输入端和输出端都是低电平有效,其逻辑符号如下:逻辑符号 图形符号表中的输入和输出都是原码,“0”表示无输入,“1”表示有输入,“”表示无关输入
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号