滤波电容、去耦电容、旁路电容作用滤波电容用在电源整流电路中，用来滤除交流成分。使输出的直流更平滑。去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。旁路电容用在有电阻连接时，接在电阻两端使交流信号顺利通过。1.关于去耦电容蓄能作用的理解1）去耦电容主要是去除高频如 RF 信号的干扰，干扰的进入方式是通过电磁辐射。数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL L aO(i_ P e而实际上，芯片附近的电容还有蓄能的作用，这是第二位的。你可以把总电源看作密云水库，我们大楼内的家家户户都需要供水，这时候，水不是直接来自于水库，那样距离太远了，等水过来，我们已经渴的不行了。Digital IC Designers forum:hX,tpy7A(r4QF实际水是来自于大楼顶上的水塔,水塔其实是一个 buffer 的作用。如果微观来看，高频器件在工作的时候，其电流是不连续的，而且频率很高，Lx!HDP/而器件 VCC 到总电源有一段距离，即便距离不长，在频率很高的情况下，:&yS$O(S9WV5s%L阻抗 Zi*wL+R，线路的电感影响也会非常大，数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL2G KvI;N,J(Rx会导致器件在需要电流的时候，不能被及时供给。数字,集成电路,IC,FAQ,Design compiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL1qQ&6gi*V7onO而去耦电容可以弥补此不足。这也是为什么很多电路板在高频器件 VCC 管脚处放置小电容的原因之一 （在 vcc 引脚上通常并联一个去藕电容，这样交流分量就从这个电容接地。）2）有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供 一 个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地2.旁路电容和去耦电容的区别去耦：去除在器件切换时从高频器件进入到配电网络中的 RF能量。去耦电容还可以为器件 供局部化的 DC 电压源，它在减少跨板浪涌电流方面特别有用。旁路：从元件或电缆中转移出不想要的共模 RF 能量。这主要是通过产生 AC 旁路消除无意的能量进入敏感的部分，另外还可以提供基带滤波功能（带宽受限）。 我们经常可以看到，在电源和地之间连接着去耦电容，它有三个方面的作用：一是作为本集成电路的蓄能电容；二是滤除该器件产生的高频噪声，切断其通过供电回路进行传播的通路；三是防止电源携带的噪声对电路构成干扰。 在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。在一个大的电容上还并联一个小电容的原因 DICDERsCP1q.R+j D+l,|发表于 2006-11-20 12:19:03 DI电容退耦电路 作者 tanghao823 日期 2006-12-23 1:16:00所谓退耦，既防止前后电路网络电流大小变化时，在供电电路中所形成的电流冲动对网络的正常工作产生影响。换言之，退耦电路能够有效的消除电路网络之间的寄生耦合。退耦滤波电容的取值通常为 47200F，退耦压差越大时，电容的取值应越大。所谓退耦压差指前后电路网络工作电压之差。如下图为典型的 RC 退耦电路，R 起到降压作用： 大家看到图中，在一个大容量的电解电容 C1 旁边又并联了一个容量很小的无极性电容 C2原因很简单，因为在高频情况下工作的电解电容与小容量电容相比，无论在介质损耗还是寄生电感等方面都有显著的差别（由于电解电容的接触电阻和等效电感的影响，当工作频高于谐振频率时，电解电容相当于一个电感线圈，不再起电容作用）。在不少典型电路，如电源退耦电路，自动增益控制电路及各种误差控制电路中，均采用了大容量电解电容旁边并联一只小电容的电路结构，这样大容量电解电容肩负着低频交变信号的退耦，滤波，平滑之作用；而小容量电容则以自身固有之优势，消除电路网络中的中，高频寄生耦合。在这些电路中的这一大一小的电容均称之为退耦电容。CDER-Vf0_-ho关于旁路电容的两点考虑原创1、合适的旁路电容是大容量还是小容量？嵌入式设计中，要求 MCU 从耗电量很大的处理密集型工作模式进入耗电量很少的空闲/休眠模式。这些转换很容易引起线路损耗的急剧增加，增加的速率很高，达到 20A/ms 甚至更快。通常采用旁路电容来解决稳压器无法适应系统中高速器件引起的负载变化。旁路电容是为本地器件提供能量的储能器件，它能使稳压器的输出均匀化，降低负载需求。就像小型可充电电池一样，旁路电容能够被充电，并向器件进行放电。为尽量减少阻抗，旁路电容要尽量靠近负载器件的供电电源管脚和地管脚。这能够很好地防止输入值过大而导致的地电位抬高和噪声。地弹是地连接处在通过大电流毛刺时的电压降。应该明白，大容量和小容量的旁路电容都可能是必需的。这样的组合能够解决上述负载电流或许为阶梯变化所带来的问题，而且还能提供足够的去耦以抑制电压和电流毛刺。在负载变化非常剧烈的情况下，则需要三个或更多不同容量的电容，以保证在稳压器稳压前提供足够的电流。快速的瞬态过程由高频小容量电容来抑制，中速的瞬态过程由低频大容量来抑制，剩下则交给稳压器完成了。还要记住一点，稳压器也要求电容尽量靠近电压输出端。2、电容值和等效串联电阻，哪个更重要？一个等效串联电阻(ESR)很小的相对较大容量的外部电容能很好地吸收快速转换时的峰值（纹波）电流。但是，有时这样的选择容易引起稳压器（特别是 LDO）的不稳定，所以必须合理选择小容量和大容量电容的容值。永远记住，稳压器就是一个放大器，放大器可能出现的各种情况它都会出现。由于 DC/DC 转换器的响应速度相对较慢，输出去耦电容在负载阶跃的初始阶段起主导的作用，因此需要额外大容量的电容来减缓相对于 DC/DC 转换器的快速转换，同时用高频电容减缓相对于大电容的快速变换。通常，大容量电容的等效串联电阻应该选择为合适的值，以便使输出电压的峰值和毛刺在器件的 Dasheet 规定之内。高频转换中，小容量电容在 0.01 到 0.1F 量级就能很好满足要求。表贴陶瓷电容具有更小的 ESR。另外，在这些容值下，它们的体积和 BOM 成本都比较合理。如果局部低频去耦不充分，则从低频向高频转换时将引起输入电压降低。电压下降过程可能持续数毫秒，时间长短主要取决于稳压器调节增益和提供较大负载电流的时间。用 ESR 大的电容并联比用 ESR 恰好那么低的单个电容当然更具成本效益。这需要在 PCB 面积、器件数与成本之间寻求折衷。无怪乎，有人曾经说过，设计就是折衷的艺术！NXriNE大电容由于容量大，所以体积一般也比较大，且通常使用多层卷绕的方式制作，这就导致了大电容的分布电感比较大（也叫等效串联电感，英文简称 ESL）。大家知道，电感对高频信号的阻抗是很大的，所以，大电容的高频性能不好。而一些小容量电容则刚刚相反，由于容量小，因此体积可以做得很小（缩短了引线，就减小了ESL，因为一段导线也可以看成是一个电感的），而且常使用平板电容的结构，这样小容量电容就有很小 ESL 这样它就具有了很好的高频性能，但由于容量小的缘故，对低频信号的阻抗大。所以，如果我们为了让低频、高频信号都可以很好的通过，就采用一个大电容再并上一个小电容的方式。常使用的小电容为 0.1uF 的瓷片电容，当频率更高时，还可并联更小的电容，例如几 pF，几百 pF 的。而在数字电路中，一般要给每个芯片的电源引脚上并联一个 0.1uF 的电容到地（这个电容叫做退耦电容，当然也可以理解为电源滤波电容,越靠近芯片越好），因为在这些地方的信号主要是高频信号，使用较小的电容滤波就可以了.什么是去耦电容？（转载） wulingc 发表于 2006-9-14 20:09:001，耦合，有联系的意思。2，耦合元件，尤其是指使输入输出产生联系的元件。3，去耦合元件，指消除信号联系的元件。4，去耦合电容简称去耦电容。5，例如，晶体管放大器发射极有一个自给偏压电阻，它同时又使信号产生压降反馈到输入端形成了输入输出信号耦合，这个电阻就是产生了耦合的元件，如果在这个电阻两端并联一个电容，由于适当容量的电容器对交流信号较小的阻抗（这需要计算）这样就减小了电阻产生的耦合效应，故称此电容为去耦电容。 从电路来说，总是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作。这就是耦合。去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。旁路电容实际也是去藕合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容一般比较小，根据谐振频率一般是 0.1u，0.01u 等，而去耦合电容一般比较大，是 10u 或者更大，依据电路中分布参数，以及驱动电流的变化大小来确定。 去耦和旁路都可以看作滤波。去耦电容相当于电池，避免由于电流的突变而使电压下降，相当于滤纹波。具体容值可以根据电流的大小、期望的纹波大小、作用时间的大小来计算。去耦电容一般都很大，对更高频率的噪声，基本无效。旁路电容就是针对高频来的，也就是利用了电容的频率阻抗特性。电容一般都可以看成一个 RLC 串联模型。在某个频率，会发生谐振，此时电容的阻抗就等于其 ESR。如果看电容的频率阻抗曲线图，就会发现一般都是一个 V 形的曲线。具体曲线与电容的介质有关，所以选择旁路电容还要考虑电容的介质，一个比较保险的方法就是多并几个电容。去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是 0.1F。这个电容的分布电感的典型值是 5H。0.1F 的去耦电容有 5H的分布电感，它的并行共振频率大约在 7MHz 左右，也就是说，对于 10MHz 以下的噪声有较好的去耦效果，对 40MHz 以上的噪声几乎不起作用。1F、10F的电容，并行共振频率在 20MHz 以上，去除高频噪声的效果要好一些。每 10 片左右集成电路要加一片充放电电容，或 1 个蓄能电容，可选 10F 左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按 C=1/F，即 10MHz 取 0.1F，100MHz 取 0.01F。 旁路是把输入信号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源。所谓“去耦”的得名，前面已经说的非常清楚；所谓“