西安电子科技大学长安学院1课 程 设 计 报 告设计题目：序列号产生器及其仿真班 级： 08 机械 学 号： 姓 名： 设计时间： 2010 年 10 月 西安电子科技大学长安学院2目录第一章 概述 3第 2 章 课程设计及要求 42.1 设计任务 42.2 设计要求 4第 3 章 系统设计 53.1 设计结构 53.2 结构框图及说明 53.3 主要元器件及其功能介绍 63.4 原理分析 113.5 序列信号发生器的电路逻辑图的设计 133.6 在 Multisim 软件上检测和调试 14第 4 章 软件仿真 154.1 仿真电路图 154.2 仿真过程 154.3 仿真结果 15第 5 章 安装调试 165.1 安装调试过程 165.2 故障分析 16第 6 章 结论 17第 7 章 使用元件清单 18第 8 章 总结 19 西安电子科技大学长安学院3第 1 章 概 述数字电路具有精度高、稳定性好、抗干扰能力强、程序软件控制等一系列优点。随着计算机科学与技术突飞猛进地发展，用数字电路进行信号处理的优势也更加突出。为了充分发挥数字电路在信号处理上的强大功能，我们可以先将模拟信号按比例转换成数字信号，然后送到数字电路进行处理，最后再将处理结果根据需要转换为相应的模拟信号输出。自 20 世纪 70 年代开始，这种用数字电路处理模拟信号的所谓“数字化”浪潮已经席卷了电子技术几乎所有的应用领域，如序列号产生器等。很有幸我们学习了数字电子技术这门学科，并且是我们的重点课程，在上课和实验的过程中，渐渐的我喜欢上了它。每一节课我都认真学习，每次实验我都认真的去完成。这次的课程设计我选择了序列号产生器及仿真这个题目，现在我自己来做这实验时，很多东西需要去查资料，翻书才能弄清楚，并且要弄懂它的原理。感觉把知识运用出来是很重要的。 西安电子科技大学长安学院4第 2 章课程设计任务及要求2.1 课程设计的目的学懂移位寄存器和数据选择器的功能，并且能够熟练运用，掌握构成一个序列信号发生器的原理和方法。2.2 设计任务及要求1熟悉移位寄存器和数据选择器的功能，并应熟练运用。2选择合适的元器件来构成一个序列信号发生器。3掌握构成序列信号发生器的原理和方法。4设计序列信号发生器的电路逻辑图。能输出指定的序列号： 西安电子科技大学长安学院5第 3 章 系统设计3.1 设计结构1：1hz 信号源的产生由 NE555 等元器件组成的信号器产生。2：序列号产生由移位寄存器 74LS194 和数据选择器 74LS153 及与非门 74LS00 完成。3：检验序列号的产生通过观察发光二极管产生的明暗次序来完成。3.2 结构框图及说明由 NE555 电路产生 1hz 信号源（矩形方波）输送给序列号产生装置作为 CP，再由 74LS194 和 74LS153 及 74LS00 组成的序列号产生器来控制产生预期的序列号，再通过发光二极管来检验是否达到实验预期结果。3.3 主要元器件及其功能介绍1. NE555 1HZ 脉冲发生器 时钟信号产生电路主要由 NE555 定时器组成振荡器，产生稳定的脉冲信号，送到序列号产生电路，序列号产生电路根据一定的0.1信号。信号发生电路如下图 1。1hz 信号源 序列号产生器 发光二极管检验装置 西安电子科技大学长安学院6图 1NE555 引脚图介绍如下NE555 引脚位配置说明下：（图 2） 1 (接地) -地线(或共同接地) ，通常被连接到电路共同接地。 2 (触发点) -这个脚位是触发 NE555 使其启动它的时间周期。触发信号上缘电压须大于 2/3 VCC，下缘须低于 1/3 VCC 。 3 (输出) -当时间周期开始 555 的输出输出脚位，移至比电源电压少 1.7 伏的高电位。周期的结束输出回到 O 伏左右的低电位。于高电位时的最大输出电流大约 200 mA 。 4 (重置) -一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。它通常被接到正电源或忽略不用。 5 (控制) -这个接脚准许由外部电压改变触发和闸限电压。当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或调整输出。6 (重置锁定) - Pin 6 重置锁定并使输出呈低态。当这个接脚的电压从 1/3 VCC 电压以下移至 2/3 VCC 以上时启动这个动作。 西安电子科技大学长安学院77 (放电) -这个接脚和主要的输出接脚有相同的电流输出能力，当输出为 ON 时为 LOW，对地为低阻抗，当输出为 OFF 时为 HIGH，对地为高阻抗。 8 (V +) -这是 555 个计时器 IC 的正电源电压端。供应电压的范围是+4.5 伏特(最小值)至+16 伏特(最大值)。（图 2）tw1=(R1+R2)C*In（ ）=0.7(R 1+R2)C321CVtw2=R2C*In（ ）=0.7R 2C0C时间周期：T=0.7（R 1+2R2)C2 74LS194 移位寄存器移位寄存器的功能：是当时钟控制脉冲有效时，寄存器中存储的数码同时顺序向高位（左移）或向低位（右移）移位一位。所以， 西安电子科技大学长安学院8移位寄存器的各触发器状态必须同时变化，为同步时序电路。因为数据可以按序逐位从最低位或最高位串行输入移位寄存器，也可以通过置数端并行输入移位寄存器。所以移位寄存器的数据输入、输出方式有并行输入/并行输出、并行输入/串行输出、串行输入/并行输出、串行输入/串行输出。移位寄存器主要应用于实现数据传输方式的转换（串行到并行或并行到串行） 、脉冲分配、序列信号产生以及时序电路的周期性循环控制（计数器）等。图 1-2-1 74LS194 的逻辑符号及引脚功能表 1-2-1 74LS194 的逻辑符号及引脚功能74LS194 是四位通用移存器，具有左移、右移、并行置数、保持、清除等多种功能。74LS194 各引出端功能如下：D0D3: 并行数码输入端。Cr: 异步清 0 端，低电平有效。SR、SL：右移、左移串行数码输入端。S1、 S0： 工作方式控制端。 西安电子科技大学长安学院9四位移位寄存器 74LS194 的逻辑功能如表 1-1-1 所示。在方式信号三 S1 和 S0 控制下，74LS194 可以实现右移（串行数据从 SD 输入）、左移（串行数据从 SA 输入） 、置数（并行数据从 d、c、b、a 输入）及保持（输出不变）功能。表 1-1-1 四位移位寄存器 74194 功能表输入 输出 功能RC1S0DSACPDBAQD QC QB QA-0 0 0 0 0异步复位1 1 1 dcbad c b a同步置数1 1 0 Di Di QD QC QB右移1 0 1 Di QC QB QA Qi左移1 0 0 QD QC QB QA保持从其功能表 1-1-1 可以看出，只要 Cr=0，移存器无条件清 0。只有当 Cr=1，CP 上升沿到达时，电路才可能按 S1S0 设置的方式执行移位或置数操作：S1S0=11 为并行置数，S1S0=01 为右移，S1S0=10 为左移，时钟无效或虽然时钟有效，但 S1S0=00 则电路保 西安电子科技大学长安学院10持原态。 3 数据选择器(1)数据选择器又叫“多路开关” 。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图 1-2-1 所示，图中有四路数据 D0D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端 Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有 2选 1、4 选 1、8 选 1、16 选 1 等类别。数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。(2)双四选一数据选择器 74LS153所谓双 4 选 1 数据选择器就是在一块集成芯片上有两个 4 选 1数据选择器。引脚排列如图 1-2-3，功能如表 1-1-3。 图 1-2-3 74LS153 引脚 表 1-1-3 74LS153 功能 西安电子科技大学长安学院11、 为两个独立的使能端；A1、A0 为公用的地址输入端；S121D01D3 和 2D02D3 分别为两个 4 选 1 数据选择器的数据输入端；Q1、Q2 为两个输出端。当使能端 （ ）1 时，多路开关被禁止，无输出，Q0。S2当使能端 （ ）0 时，多路开关正常工作，根据地址码A1、A0 的状态，将相应的数据 D0D3 送到输出端 Q。如：A1A000 则选择 DO 数据到输出端，即 QD0。A1A001 则选择 D1 数据到输出端，即 QD1，其余类推。数据选择器的用途很多，