内蒙古科技大学本科生毕业设计说明书（毕业论文）题 目：HDB3 编码器的 FPGA实现学生姓名： 学 号：专 业：电子信息工程班 级：信息 06-1 班指导教师：内蒙古科技大学毕业说明书（毕业论文）IHDB3 编码器的 FPGA 实现摘 要数字基带信号的要求主要有两点，第一是对各代码的要求，期望将原始信息符号编制成适合于传输用的码型；第二是对所选的码型的波形的要求，期望波形适宜于在信道中传输。HDB3(三阶高密度双极性码)因其具有无直流分量、较少低频分量和连零位数目最多不超过三个,以及便于提取定时信息和具有检错能力等特点，所以选择了 HDB3 码 。本文介绍了 HDB3 码的编解码原理，分析了 HDB3 码较其它码型所具有的优势，结合可编程逻辑器件集成度高，速度快，功耗低的特点，选用 Xilinx 公司的 Spartan-3 系列 FPGA(Field Programmable Gate Array) 芯片 Spartan-3E 进行 HDB3 编解码电路的实现。 通过仿真，观察到电路各点的仿真输出波形与 HDB3 码的理论输出值一致。该方法可满足实际的通信系统传输要求，具有实际应用价值。关键词：数字基带信号；HDB3 ； FPGA ；内蒙古科技大学毕业说明书（毕业论文）IIHDB3 Encoder FPGA Implementation AbstractDigital baseband signals There are two main requirements, the first is the codes requirements, expectations will be compiled for the original information symbols used in the transmission pattern; the second is the selected waveform pattern requirements, expectations waveform suitable for transmission in the channel. HDB3 (high density bipolar order code) because of its non-DC components, the low frequency components, and even fewer the number of zero up to more than three, and to facilitate extraction of timing information and error detection capability with features, so I chose HDB3 code. This article describes the HDB3 code decoding principle of the HDB3 code pattern than the other advantages of combining highly integrated programmable logic devices, high speed, low power consumption, selected Xilinxs Spartan-3 series FPGA(Field Programmable Gate Array) Spartan-3E chip for HDB3 codec circuit implementation. Through simulation, observation points in the simulation of the circuit output waveform and the theoretical output value HDB3 line code. The method can meet the practical requirements of communication systems transmit and has practical value.Keywords: Digital baseband signal; HDB3; FPGA;内蒙古科技大学毕业说明书（毕业论文）III目 录摘 要 .IAbstract.II第一章 绪论 .11.1 可编程逻辑器件的发展 .11.1 .1 早期的可编程逻辑器件 .21.1.2 结构上稍为复杂的可编程芯片 .21.1.3 功能齐全、编程灵活的可编程逻辑器件 .21.2 可编程逻辑器件的应用前景 .21.2.1 PLD 在 ASIC 上的应用 .21.2.2 在电子技术领域中的应用 .31.3 基带传输码 .41.3.1 传输码的码型选择原则 .41.3.2 几种常用的传输码型 .4第二章 HDB3 编码原理 .82.1 插入 V 码过程 .92.2 插入 B 码过程 .102.3 单双极性变换过程.112.4 实例分析.12第三章 基于 ISE 的设计输入与行为级功能仿真 .123.1 Xilinx ISE 10.1 简介 .123.2 模块设计输入 .133.2.1 使用 Project Navigator 创建并管理工程 .133.2.2 HDL 源代码设计输入 .133.2.3 测试激励生成器 HDL Bencher 的设置过程 .163.3 使用 ECS 设计顶层原理图 .203.3.1 新建顶层原理图“top” .203.3.2 选择并放置器件符号 .20内蒙古科技大学毕业说明书（毕业论文）IV3.3.3 添加连线 .213.3.4 添加网线名称 .223.3.5 设置 I/O 管脚 .233.3.6 绘制总线 .243.4 测试激励与行为级功能仿真 .25第四章 基于 ISE 的综合与实现 .274.1 Xilinx 内嵌的综合工具 XST.