第四章例题解析【例 1】电路如图 4.15 所示，试画出 Q1和 Q2的波形。设两个触发器的初始状态均为“0” 。解答：对 JK 触发器：J=Q 2，K=1，有 nnQ121对 D 触发器： nDQ11,、有上述两方程画出 Q1和 Q2的波形图，如图 4.16 所示。【例 2】图 4.17 所示触发器电路中，A 和 B 的波形已知，试对应画出 Q0Q 3的波形。设各触发器初态为 0。解答：对图 4.17（a）010QDn，且在 A 的上升沿翻转。因 0,10QRD、 时输出端被置为0。 nnQD101，且在 B 的上升沿翻转。对图 4.17（b） nnnKJ222，且在 A 的下降沿翻转。因为 0332QRD、 、 、 时输出端被置为 0。 nnn 3331，且在 B 的下降沿翻转。Q0、Q 1、Q 2、Q 3的波形如图 4.18 所示。【例 3】试画出主从结构 RS 触发器转换成 D、T、T及 JK 型触发器的电路。解答：RS 型触发器的特性方程为 01SRQnn（1）RS DD 触发器的特性方程为： nnnQ)1(与 RS 触发器的特性方程比较可得：S=D R根据方程式 S=D， 画出逻辑电路图，如图 4.19 所示。（2）RS TT 触发器的特性方程为： nnQT1与 RS 触发器的特性方程比较可得： RS,但是当 ,1nQ时，出现 R=1、S=1，不满足 RS=0 的约束条件。故将 T 触发器的特性方程变换为 nnnn1与 RS 触发器的特性方程联解可得： nnTQRS,根据方程式画出逻辑电路图，如图 4.20 所示。（3）RS TT触发器的特性方程为： nnnQQ1与 RS 触发器的特性方程联解可得： RS,根据方程式画逻辑电路图，如图 4.21 所示。（4）RS JKJK 触发器的特性方程为： nnnn QKJQJ1与 RS 触发器的特性方程联解得： nKRS根据方程式画出逻辑电路图，如图 4.22 所示。【例 4】试写出图 4.23（a）中各电路的次态函数，并画出在图 4.23（b）给定信号的作用下 Q1、Q 2、Q 3、Q 4的电压波形。假定各触发器的初始状态均为 Q=0。 解答：由图 4.23（a）可得： nnnn QBABQAQ1111 )( n 边沿触发，下降沿有效nnB212 )(边沿触发，下降沿有效3 3 边沿触发，下降沿有效n14边沿触发，下降沿有效画出 Q1Q4 的波形图，如图 4.24 所示。【例 5】试画出图 4.25 电路在一系列 CP 信号作用下 Q1、Q 2、Q 3端输出电压的波形。触发器均为边沿触发结构，初始状态为 Q=0。解答：由电路图可知： ;,1;,11221 QCPKJCPKJ323,QCPKJ。代入 JK 触发器的特性方程，可得各触发器的状态方程： 132131211 ,Qnnnn画出 Q1、Q 2、Q 3端的波形图，如图 4.26 所示。【例 6】试画出图 4.27 电路在图中所示 CP、 321QRD、 、 、 、 、 的输出电压波形，并说明 Q1、Q 2、Q 3输出信号的频率与 CP 信号频率之间的关系。解答：由电路图可知： 233121,QCPD带入特征方程中可得到相应触发器状态方程： nnnnQ2311121 ,画出 Q1、Q2、Q3 的波形图，如图 4.28 所示。由此可知，若 CP 的频率为 f ，则 Q1、Q2、Q3 的频率分别为 ff84、 ，即该电路可实现分频功能。图 4.【例 8】试设计一组合逻辑电路，能够对输入的 4 位二进制数进行求反加 1 的运算。可以采用任何门电路来实现。解答：（1）设输入变量为 A、B、C、D，设输出变量为 L3、L2、L1、L0，由题意列真值表，如表题解 4.2.5 所示。表题解 4.2.5（2）由真值表画卡诺图，如图题解 4.2.5（a）所示。根据上述表达式用或门和异或门实现逻辑电路，如图题解 4.2.5（b）所示【例 9】判断下列逻辑函数是否有可能产生竞争冒险，如果可能应该如何消除。 )15,432,60(),()483,975,2)()(1)LmDCBA解答：在一定条件下，如果逻辑表达式简化为两个互补信号相乘或者相加，电路有可能产生竞争冒险现象。根据逻辑表达式画出各卡诺图，如图题解 4.3.1 所示。根据卡诺图分别得出各简化的逻辑表达式。L1=BD，当 B、D 信号同时向相反方向变化，而且变化的时间有差异时，可能产生竞争冒险。在输出端并联一滤波电容。L2= BLA21、 、 、 ，有可能产生竞争冒险。在图题解4.3.1（b）所示的卡诺图中增加一实线画的包围圈，即增加乘积项，使L2可消除竞争冒险。L3=D，不会产生竞争冒险。 DB4，当 B=1、D=0 时， A4，有可能产生竞争冒险。增加乘积项，使 BA，可消除竞争冒险。【例 11】用译码器 74HC138 和适当的逻辑门实现函数CCBF解：用 74HC138 实现逻辑函数，需要将函数式变换为最小项之和的形式 7640mABA= 76407640Ym在译码器输出端用一个与非门，即可实现要求的逻辑函数。注意 A 接最高位 A2端，C 接最低位 A0，逻辑图如图 4.4.6 所示。【例 12】七段显示译码电路如图题 4.4.14（a）所示，对应图题 4.4.14（b）所示输入波形，试确定显示器显示的字符序列是什么？解：即为 A3A2A1A0 所表示的十进制数，显示的字符序列为 0，1，6，9，4。当LE 由 0 跳变 1 时，数字 4 被锁存，所以持续显示 4。【例 13】74HC151 的连接方式和各输入端的输入波形如图题 4.4.20 所示，画出输出端 Y 的波形。解：根据 C、B、A 的值确定 Di 中的哪个数据被送到输出端。由图题 4.4.20 中的逻辑电路可知其数据输入端的状态为0D171 2AD10 04 26由此可写出此时 74HC151 的功能表，如表题解 4.4.20。表题解 4.420输入 输出 输入 输出使能 选择 Y 使能 选择 YE C B A E C B A 000000 00 0 10 1 0 0 1 11 0 0A01A2000011 0 11 1 01 1 1X X X0 210由功能表的输出状态和图题解 4.4.20 中给出的 E、A、B、C、A0、A2 波形，可画出输出端 Y 的波形，如图题解 4.4.20 所示。【例 14】应用 74HC151 实现如下逻辑函数：（1） CBAL（2）L=（AB）C解：用 74HC151 实现逻辑函数，首先要将逻辑函数化成最小项的形式，根据最小项表达式确定数据输入端 Di 的取值，并注意变量的高、低位与地址输入端的连接顺序。将逻辑函数 CBAL写成如小形式154m与数据选择器集成芯片 74LS151 的标准表达式比较76543210 701260125012401230120102 DmDDm DSSSSSSY 将 L 与 Y 比较可得76541将 A，B，C 分别与地址输入端 S2，S1，S0 连接，借得到到电路，如图题解4.4.21 第五章例题解析【例 2】采用 D 触发器设计 3 位二进制加 1 计数器。解答：（1）列出状态转换真值表及激励表。按照 3 位加 1 计数器的状态变化规律，列出的状态表恰好含有 8 个独立状态，故不须进行化简，如表 5.3 所示。nQ2nQ1 0 2 1nQ 0 2D 1D 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0（2）求激励函数，如图 5.14 所示。（3）作逻辑图，由激励函数画出电路图，如图 5.15 所示。【例 3】分析图 5.16 所示两片 7490 芯片构成的计数器电路，说明它是一个怎样的计数器？7490 芯片的功能真值表如表 5.4 所示。解答：芯片 7490（I）的 CPA 接脉冲源 N，Q A 接 CPB，7490（I）就构成了8421BCD 码的十进制计数器，芯片 7490（II）的 CPA 接 7490（I）Q D 输出，也就是低位片 7490（I）的逢十进一的信号（Q D 的下降沿）作为高位片7490（II）的计数脉冲，高位片 CPB=QA 也构成了 8421BCD 码的十进制计数器。因此，若无反馈信号，该电路就是一个一百进制的异步计数器。由于 S91、S92 均接地，两个芯片的 R01、R02 均接与门的输出，故当此计数器再按自然态序计数的过程中，计到第 82 个脉冲时，7490（II）的 QD和 7490（I）的 QB 均为 1，与门输出的高电平就使两片 7490 强制复位，跳过了 82 以后的状态，立即变为“0” ，因此这是一个用反馈复位法构成的 82 进制异步计数器。【例 4】分析如图 5.17 所示的两片 74161 芯片构成的计数器电路，说明它是一个怎样的计数器？ 74161 芯片的功能真值表如表 5.5 所示。解答：芯片 74161（）的使能输出信号 C 接芯片 74161（）EP、ET 端，74161（）的使能输入信号 EP、ET 接高电平，两片芯片的 CP 接同一脉冲信号源，这就构成了一个 28=256 进制的同步计数器。DR均为“1”电平，这个电路就没有用反馈复位法来构成其他进制计数器。两个芯片的 IIQL102 ，若计数器从全“0”状态计起，计到第 82个脉冲时，Q 2IIQ0II 及 Q1I 同时为高电平， LD“0”，再来下一个脉冲时，就将此计数器状态预置为：Q 3IIQ2IIQ1IIQ0IIQ3IQ2IQ1IQ0I=“00000001”状态。再经81（0000000101010010）个脉冲后 又将出现“ 0”，因此这是一个 81 进制的同步计数器，并且它的主循环中不包括全“0”状态（也就是说除初始态为全“0”外，一旦计数器开始循环计数，就不包括此全“0”状态在循环之内） 。请注意，这是与反馈复位法有明显区别之处，而且反馈预置功能要与时钟脉冲同步，不像反馈复位法只要一有清零