自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？5.2 画出图 T5.2 所示电路的状态和时序图，并简述其功能。5.3 试用边沿 JK 触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。5.4 画出用时钟脉冲上升沿触发的边沿 D 触发器组成的 4 位二进制异步加法计数器和减法计数器的逻辑电路图。5.5 试画出用两片 74161 构成的 24 进制计数器的电路连线图。5.6 试画出用两片 4 位双向移位寄存器 74LS194 组成的 8 位双向移位寄存器的连线图。5.7 指出下列各种触发器中哪些可以用来构成移位寄存器和计数器，哪些不能，凡能者在（ ）内打，不能者打。(1)基本 RS 触发器（ ） （2）同步 RS 触发器 （ ） （3）同步D 锁存器（ ） （4）边沿 D 触发器（ ） （5）边沿 JK 触发器（ ）5.8 RAM 和 ROM 在电路结构和工作原理上有何不同？思考题与习题题 5.1 时序电路如图 P5.1 所示，起始状态=001，画出电路的012时序图。题 5.2 画出 P5.2 所示电路的状态图题 5.3 画出图 P5.3 所示电路的状态图和时序图。题 5.4 试画出图 P5.4（a）电路中 B、C 端波形。输入端 A、CP 波形如图 P5.5(b）所示，触发器起始状态均为零。题 5.5 画出图 P5.5 所示电路的状态图，若令=1，试问电路计数顺2序将如何变化？题 5.6 试问图 P5.6 所示电路的计数长度 N 是多少？能自启动吗？题 5.7 画出图 P5.7 所示电路的状态图和时序图？题 5.8 试用下降沿触发的边沿 JK 触发器设计一个同步时序电路，其要求如图 P5.8 所示题 5.9 试用上升沿触发的边沿 D 触发器和与非门设计一个同步时序电路，要求如图 P5.9 所示题 5.10 设计一个脉冲序列发生器，使之在一系列 CP 信号作用下，其输出端能周期性的输出 00101101 的脉冲序列。题 5.11 设计一个步进电机用的三相六状态脉冲分配器。如果用 1 表示线圈导通，用 0 表示线圈截止，则三个线圈 ABC 的状态转换图应如图 P5.11 所示。在正转时控制输入端 G 为 1，反转时为 0.题 5.12 设计一个按自然态序进行计数的同步加法计数器，要求当控制信号 M=0 时为六进制，M=1 时为十二进制。题 5.13 分析图 P5.13 所示各电路，画出他们的状态图和时序图，指出各是几进制计数器。题 5.14 分析图 P5.14 所示各电路，画出他们的状态图和时序图，指出各是几进制计数器。题 5.15 试分别画出利用下列方法构成的六进制计数器的连接图：（1）利用 74161 的异步清零功能；（2）利用 74163 的同步清零功能；（3）利用 74161 或 74163 的同步置数功能；（4）利用 74290 的异步清零功能。题 5.16 试分别画出用 74161 的异步清零和同步置数功能构成的下列计数器的连线图：（1）10 进制计数器；（2）60 进制计数器; （3）100 进制计数器；（4）180 进制计数器。题 5.17 试分别画出用 74290 构成的下列计数器的连线图：（1）9 进制计数器；（2）50 进制计数器；（3）88 进制计数器；（4）30 进制计数器。题 5.18 试分别画出用 74164 构成的下列环形计数器的连线图：（1）3 位环形计数器；（2）5 位环形计数器；（3）7 位环形计数器。题 5.19 试分别画出用 74164 构成的虾类扭环形计数器的连线图：（1）3 位扭环形计数器；（2）4 位能自启动的扭环形计数器；（3）8 位扭环形计数器。题 5.20 试分别画出用 74164 构成的最大长度移位型计数器的连线图：（1）3 位最大长度移位计数器；（2）4 位最大长度能自启动的移位型计数器；（3）7 位最大长度移位型计数器。题 5.21 试说明静态 RAM 存储单元和动态 RAM 存储单元的主要区别是什么？他们各有什么特点。题 5.22 试分别画出用两片 6116 构成 2K*16 位和 4K*8 位存储器的连线图。题 5.23 试画出用一片 74LS163 和两片 74LS138 组成的 16 输出计数型顺序脉冲发生器的连线图。题 5.24 试比较可编程逻辑器件 PROM、PLA、PAL 和 GAL 的主要特点。题 5.25 用 VHDL 描述 4 位二进制计数器，并且用 MAX+plusII 完成其编译和波形仿真。题 5.26 用 VHDL 描述单向移位寄存器，并用 MAX+plusII 完成其编译和波形仿真。 5-3 解答： （1）写方程式驱动方程： nQD20nQD01nnQQD102（2）求状态方程 nnQDQ201 0nnQDQ011 1nnnQQDQ1021 2输出方程：nnQQY12(3) 画出状态图和时序图 状态图如下图所示：000001111100011010110101/0/1/1/1/1/0/1/1/0时序图如下图所示：CPQ0Q1Q2（4）该电路是能够自启动的五进制加法计数器