Cadence 软件介绍软件介绍 Cadence 是一个大型的 EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和 PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了 EDA 设计的方方面面。 Cadence 是一个大型的 EDA 软件，它几乎可以完成电子设计的方方面面，包括 ASIC 设计、FPGA 设计和 PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了 EDA 设计的方方面面。下面主要介绍其产品线的范围。 1、板级电路设计系统。、板级电路设计系统。 包括原理图输入、生成、模拟数字/混合电路仿真，fpga 设计，pcb 编辑和自动布局布线 mcm 电路设计、高速 pcb 版图的设计仿真等等。包括： A、Concept HDL 原理图设计输入工具, 有 for NT 和 for Unix 的产品。 B、Check Plus HDL 原理图设计规则检查工具。（NT 其主要的特点是适合于大系统的仿真。 D、Affirma NC VHDL 仿真器 适用于 VHDL 语言的仿真。 E、Affirema 形式验证工具-等价检验器 F、Verifault-XL 故障仿真器 用来测试芯片的可测性设计的。 G、VeriSure 代码覆盖率检查工具 H、Envisia Build Gates 综合工具 4、时序驱动的深亚微米设计、时序驱动的深亚微米设计 Cadence 的底层软件有： A、逻辑设计规划器。 这是用于设计早期的规划工具。其主要用途是延时预测、生成供综合工具使用的线路负载模型。 这个工具是用来在物理设计的早期象逻辑设计者提供设计的物理信息。 B、物理设计规划器。 物理设计的前期规划。对于大型设计而言，物理设计的前期规划非常重要。很多流程中，在前期的物理规划(floorplan)结束后，就需要一次反标验证设计的时序。 C、SE (Silicon Ensemble)布局布线器 se 是一个布局布线的平台， 它可以提供多个布局布线及后期处理软件的接口。 D、PBO Optimization 基于布局的优化工具 E、CT-GEN 时钟树生成工具 F、 RC 参数提取 HyperRules 规生成， HyperExtract RC 提取， RC 简化， 和 delay计算 G、Pearl 静态时序分析 Pearl 除了界面友好的特点外，还有就是可以和 spice 仿真器交换数据来进行关键路径的仿真。 H、Vampire 验证工具 5、全定制、全定制 ic 设计工具设计工具 这部分的工具包括： A、Virtuos Schematic Composer : IC Design Entry 它是可以进行混合输入的原理图输入方式。支持 vhdl/hdl 语言的文本输入。 B、Affirma Analog DEsign Environment 这是一个很好的混合信号设计环境 C、Virtuos Layout Editor 版图编辑 它支持参数化单元，应该是一个很好的特性。 D、Affirma Spectra 高级电路仿真器和 hspice 一类的仿真器。 E、Virtuoso Layout Synthesizer 直接的 layout 生成工具，小规模设计环境 F、Assura 验证环境，包括 diva G、dracula 验证和参数提取包 H、ICCragtsman 布局设计的环境。 在面向 ip 的设计中比较合适。