National Instruments SMC（同步与存储核心）（同步与存储核心） 混合信号测试的新构架混合信号测试的新构架 介绍介绍 当前先进的电子设计的特点是复合功能化以及更广泛地使用模拟、数字混合技 术。在设计，建模和测试这些诸如 3G 无线手机及顶置盒等混合了视频、音频及 数据信号的系统时，需要紧密集成与基频采样频率，失真，和触发特性相匹配的 数字及模拟数据采集和发生硬件。模拟及数字仪器不再是具有完全相异的定时引 擎和不匹配模拟性能的独立系统。另外，随着这些具有类似时钟的设备在全球范 围内广泛地制造，产品必须在极宽的温度范围内具有稳定性和性能一致性，以进 行可靠的、高性能的功能测试。 NI 设计出同步及存储核心（SMC）作为一种针对高速模块化仪器的通用结构回应 了测试多种设备需求的挑战。SMC 具有的对集成复合信号的系统建模及系统测试 的重要特点是： ?” 灵活的输入及输出数据传送核心 ?” 每个通道高达 256 MB 的高速存储器 ?” 精确定时及同步引擎 组成基于 SMC 的复合信号测试工具的三种仪器在采样速率及灵活性方面相匹 配： ?” 100 MS/s，14 位高分辨率数字化仪（NI PXI-5122） ?” 100 MS/s，16 位任意波形发生器（NI PXI-5421） ?” 100 HHz 数字波形发生器分析器（NI PXI-6552） 灵活的输入及输出数据传送核心灵活的输入及输出数据传送核心 SMC 结构的核心是一个现场可编程门阵列（FPGA）控制器，DataStream FPGA （DSF），它是仪器的“CPU”。它处理所有的指令，检查所有触发器和时钟， 外部信号路由，并管理仪器和主机之间的波形传输。 DSF 中两个主要的数据传送核心一个用于输入，一个用于输出。输入核心用 于进行高速模拟波形数字化及数字波形输入。输出核心用于进行高速模拟波形生 成及数字波形输出。DSF 中的数据传送核心管理数据及指令处理、事件触发、触 发器及标识路由选择、波形缓冲链接及循环，以及内部设备通信总线（图 1）。 存储子系统由两个存储区组成，每个存储区都可以独立配置成为输入或输出存储 体。采用此配置的 2 通道输入设备，例如高速 2 通道数字化仪，使用两个存储体 获取数据。单通道任意波形发生器包含一个配置为输出的存储区，一个数字波形 发生器分析器可以使用一个存储体作为输入，另一个作为输出。 1图 2：高分辨率数字化仪 Daughtercard 方块图 图 3：任意波形发生器 Daughtercard 方块图 3图 4：数字波形发生器分析器 Daughtercard 方块图 输入数据传送核心输入数据传送核心 DSF 输入数据传送核心处理来自于数字波形发生器分析器的数字波形输入或高 速数字化仪的模拟-数字转换器（ADC）的高速数据输入流。多个独立数据采集可 被各个记录获取，范围从一个缓冲器至超过两百万的较小容量记录，记录之间的 重整时间仅 2 微秒。大容量存储器能够轻而易举地处理通信测试系统中常需的大 量数据记录，这些系统用于获得信息包处理、测量时钟偏差，以及其他错误诊断 测试。凭借 DSF 定时及同步引擎中的计数器，所有记录都能够及时与其数据源建 立联系。例如，对于外部触发臂板信号，DSF 能够以 10 纳秒的精度将所有获得 的记录标记触发臂板信号的时间信息。对于 PXI-5122 数字化仪，通过采用时间- 数字转换（TDC）技术，时间戳精度可达 100 微微秒。凭借深存储器、多记录分 割、100 微微秒时间戳精度，以及极短的重整时间，您能够捕捉到稀有的、偶发 的或快速发生的事件，同时保持高采样速率。此项特点通过在不丢失采得波形之 间的时间相干性的情况下仅采集感兴趣的部分，来增加有效存储器容量。 输出数据传送核心输出数据传送核心 对于输出设备，例如 PXI-5421 任意波形发生器及 PXI-6552 数字波形发生器分 析器，排序指令和波形存储在同一个物理存储器中。传统任意波形发生器基于的 结构是：排序波形指令存储在实体分离的 SRAM 存储器中，容量仅数千个字节， 大大限制了能够排序的最大波形数目。SMC 采取了一种独特的、灵活得多的方 法，它将指令与同一物理存储器中的波形合成在一起，所以用户不受排序指令数4目非常有限的限制。由于存储器容量高达 256 MB，所以您可以给排序指令随意 分配容量。仔细观察任意波形发生器的排序规格有助于理解波形和指令共享存储 器的灵活性，如下表所述。 传统任意波形发生器（AWG）的波形存储器及排序容量的规格如表 1 所示。 表 1：传统 AWG 的排序规格 波形存储器波形存储器 （样本）（样本） 存储器中的可存储波 形数目存储器中的可存储波 形数目 排序步数排序步数 每步的循环数目每步的循环数目 4,000,000 4096 4096 65,535 对于传统 AWG，表 1 所述的规格是固定的。对于给定的顺序，它不能超过 4096 步。而标准配置为 8 MB 存储器的 NI PXI-5421 AWG，由于采用共享存储器格 式，波形存储器和排序能力较为灵活，如表 2、3 及 4 所述。 表 2：大容量排序的存储器分配 波形存储器波形存储器 （样本）（样本） 存储器中的可存储波 形数目存储器中的可存储波 形数目 排序步数排序步数 每步的循环数目每步的循环数目 4,500 35 131,000 16,777,216 表 3：600 步排序的存储器分配 波形存储器波形存储器 （样本）（样本） 存储器中的可存储波 形数目存储器中的可存储波 形数目 排序步数排序步数 每步的循环数目每步的循环数目 4,002,264 62,535 6,000 16,777,216 表 4：大容量波形的存储器分配 波形存储器波形存储器 （样本）（样本） 存储器中的可存储波 形数目存储器中的可存储波 形数目 排序步数排序步数 每步的循环数目每步的循环数目 4,194,200 65,534 2 16,777,216 上表所述是波形及指令共享内存时能够获得的典型值。通过共享存储器，您可以 以极长序列和小波形的形式、以及短序列极大波形的形式，或者两者间均衡的形 式使用存储器空间。另外还提供 32 MB 及 256 MB 大容量存储器等选项，最大排 序规格及波形存储器的容量亦增加。传统 AWG 上更大量的存储器仅增加波形存 储空间，不能实现排序步数或波形片段的增加。大容量波形存储器可以处理非常 长的波形，但是有些时候，单单大容量波形存储器不能满足极苛刻应用的要求。 通过复杂的片段序列，这些片段定义波形，可以降低此类应用的存储器要求。例 如，图像帧包含许多重复的片段，例如垂直及水平同步脉冲、色同步信号及垂直 消隐期间中的消隐线。使用 SMC 输出数据传送核心，可以存储每个信号片段的 副本，并且指令（有关区域链接及循环）依次存储。在此类应用中，大容量存储5生成及采集、消费电子产品用 RGB 视频信号生成及采集、24 位 ADC 及 DAC 测 试用 24 通道数字波形生成及采集，等等。 同步的目标是能够在多个 SMC 仪器之间准确生成和接收波形。例如，如果有两 个任意波形发生器，此目标要求两个 AWG 具有调整相位的能力来生成两个完全 相同的波形。当所有三台设备的采样速率均为 100 MHz 时，必须适当注意所有设 备之间的时钟及触发器分布。数十微微秒的采样时钟相位偏移调节精度、触发传 播延迟及偏移校正，以及所有设备的微微秒级均方根时钟偏差，实现了集成所有 三台亚毫微秒级 100 MS/s 设备所需的性能。 图 5：复合信号技术测试用典型仪器设置 同步通过在数台设备间共享触发及参考时钟来实现。参考时钟可以由指定的 “主”设备或由专用高精度时钟源提供。每台 SMC 仪器都具有相位与 PXI 10 MHz 参考时钟锁定的电压控制晶体振荡器（VCXO）。为进一步提高定时精度， 您可以考虑使用基于铷或炉控晶体振荡器（OCXO）的频率源等。这些设备的精 度可以超过十亿分之100（ppb）。例如，精度为100 ppb 的 OCXO 源所提供 10 MHz 频率的不确定度为1 Hz。NI PXI-6653 2 槽定时及同步控制器特别适用 于这些应用。它能够驱动其 OCXO 时钟至 PXI 10 MHz 参考时钟线上，而不是 PXI 底板时钟。这样，所有 VCXO 锁到 10 MHz OCXO 上的仪器都继承了100 ppb 的精度。 图 6：采用 PLL 进行同步的高速采样时钟图示 7复合采样速率同步复合采样速率同步 复合信号测试要求同步仪器以不同的采样速率运行，并且数据必须在每台仪器正 确的采样时钟边沿采样。当不同仪器的采样时钟是 10 MHz 参考时钟的整数倍 时，所有仪器都将具有彼此同步的采样时钟；所有采样时钟的上升沿都将与 10 MHz 时钟边沿重合。当采样时钟不是整数倍时，例如 25 MHz，即使相位与 10 MHz 参考时钟锁定，仍然不能确保采样时钟同相（图 7）。解决此问题的标准技 术是同时复位所有的 PLL，从而同一频率的采样时钟同相（图 8）。即使所有采 样时钟在此时同相，但是此解决方案仍然是不完整的。完美的同步意味着在不同 设备间时钟同步的数据在一个采样时钟周期内对应。为此，必须有一个触发脉冲 从主设备传递到从设备，指示采集或生成开始。精确同步的关键是采样时钟与触 发的合成。 图 7：25 MHz 采样时钟未对准 图 8：PLL 复位同步 多台设备间的触发信号分配，要求一个触发信号传递到采样时钟的时钟域，以便每台 设备在适当时刻都可以看到触发脉冲。当采样时钟速率为 100 MS/s 时，触发传播延迟及 槽间偏移成为精确触发分布的主要障碍。还需要一个分配通道；触发信号需要通过一个较 慢的时钟域可靠地分布，然后传递回接收仪器的高速采样时钟域。一个合理的选择是使触 发信号分布与 10 MHz 参考时钟同步。然而，这仍然不能确保两块板在同一个时钟周期得 到触发。为说明这一点，假设两块板具有如图 9 所示的简单电路，进行从 10 MHz 参考时 钟域到采样时钟域的触发传递。 8证是要求不断增大测试吞吐量的两个领域。SMC 使用 NI MITE，这是一种开发出 来解决通过 PCI 总线进行数据传送问题的 ASIC。与许多商用、现货供应的、仅 提供快速数据组传送的 PCI 总线控制解决方案不同，NI MITE 实现了最优化的数 据组及连续数据传送。应用新型 DAQmx 7.0 基础，基于 SMC 的仪器与原来仪器 的性能相比，波形传输提高 10 至 17。图 11 所示是改善的软件结构和优化的硬 件所带来的性能提高。图中所示是三个标准脉冲测量。PXI-5122 测量速度最快， 比 GPIB 控制的振荡器快 47 至 210 倍，您可以看到，与 NI 过去的数字化仪相 比，软件的提高使测量速度表现出微小但真实的提高。 图 11：PCI 总线的测量速度显著提高，从而测试吞吐量增加 结论结论 通过提供 100 MS/s 复合信号原型制作测试仪器所用的共同基础，基于 SMC 的仪 器能够对数字及模拟信号并行的系统进行测试。重视精确的定时及同步、大容量 且灵活的板上存储器，以及可编程数据传送核心，使 SMC 成为当前及未来复合 信号模块化仪器测试平台的绝佳基础。 10