高速高速 12 位模数转换器位模数转换器 AD7892 及其在图像采集中的应用及其在图像采集中的应用摘要：摘要：AD7892 是美国 AD 公司生产的 LC2MOS 型单电源 12 位模数转换器， 可并行或串行输出，文中介绍了它的功能、特点，工作时序以及在图像采集系 统中的应用电路。关键词：关键词：高速 ADC 并行 串行 时序 图像采集 AD78921AD78921AD7892 的特点及功能的特点及功能AD7892 是美国 ANALOG DEVICE 公司生产的具有采样保护功能的逐次逼近式 12 位高速 ADC，根据输入模拟信号范围的不同可分为 AD7892-1，AD7892-2，AD7892-3 三种类型。其中，AD7892-1 输入信号范围为10V 或者5V（可 设置），AD7892-2 输入信号范围为 0+2.5V，这两种的采样转换速率均为 500kSPS，AD7892-3 的输入信号范围为2.5V，采样转换速率为 600kSPS，AD7892-1 和 AD7892-3 的输入信号过压保护电压分别为17V 和7V。AD7892 模数转换器具有如下特点：单电源工作（+5V）；内含采样保持放大器；具有高速串、并行接口。AD7892 的内部框图如图 1 所示，它内含模拟信号换算电路、采样保持电路、A/D 转换的 基准电源（+2.5V）、时钟电路、12 位逐次逼近式 ADC 电路和控制电路，转换的结果可以 并行输出，也可以串行输出，非常容易和微处理器或 DSP（数字信号处理器）接口。 AD7892 共有两种封装，一种是 24 脚双列直插式 DIP 封装，另一种为贴面式 SOIC 封装， AD7892 的引脚排列如图 2 所示。各引脚的功能说明如表 1 所列。表表 1AD78921AD7892 的管脚名称及功能说明的管脚名称及功能说明名称管脚类型功能说明VDD1电源电源：5V5%STANDBY2I低电平时为睡眠状态（功耗 5mW)，高电平时正常工作，一般应用时接高电平VIN23I模拟输入 2，对 AD7892-2 和 AD7892-3，应悬空或接 AGND。对AD7892-1 来说，此脚决定输入信号（VIN1）的范围，当 VIN2接AGND 时，VIN1的范围为10V，接 VIN1时，输入信号范围为5VVIN14I模拟信号输入脚 1，其输入范围同上。REFOUT/REFIN5I/O内部 ADC 基准，2.5V 输出，也可通过该脚输入一个 A/D 转换的外部基准（2.5V），如果用内部基准，此脚悬空，对外作为基准时应对 AGNDruv 0.1F 的瓷片电容AGND6 模拟地MODE7I低电平时为串行输出，高电平时为并行输出DB11DB08131520O/IA/D 转换的 12 位并行输出，可与 TTL 电平兼容，为三态输出，DB0为低位，DB11为高位，当串行工作时，15 脚（SDATA）为串行数据输出脚，16 位的前四位为 0，后 12 位为 A/D 的结果。16 脚（SCLK）为串行输出的时钟输入端17 脚（RFS）为测试脚，正常工作时应接低电平DGND14 数字地，与外电路的数字地相连RD21I和 CS 配合读，使数据输出CS22I片选，低有效EOC23O转换结束信号，转换结束时，此脚输出 100ns 的低电平脉冲CONVST24I启动转换输入端，当此脚由低变高时，使采样保持器保持开始转换，应加一个大于 25ns 的负脉冲来启动转换2 2 工作时序和转换后的二进制代码工作时序和转换后的二进制代码下面以-40+85的工业品（即 A、B 类）为例进行介绍，-55+125（即 C 类）的 某些参数略有区别。2.1 并行输出时序当 MODE 脚接高电平时，AD7892 为并行输出方式，其时序如图 3 所示。CONVST 信号 T1 应大于 35ns，在上升沿，采样保护器进入保持状态，并开始 A/D 转换，转换时间 TCONV 为 1.47s（AD7892-3）或 1.6s（AD7892-1，AD7892-2），转换结束后 EOC 脚输出 T260ns 的负脉冲以进行中断或数据锁存，并在 EOC 下降沿开始下次采样，也就是转换一 结束就开始下次采样，采样时间 TACQ 要大于等于 200ns（AD7892-3）或 400ns（AD7892- 1，AD7892-2），当转换结束后（EOC 的下降沿），只要 CS 和 RD 有效，经过 t6=40ns 的时 间，即可在 DB0DB11 上获得转换后的 12 位数据，CS 和一般片选相同，可一直有效，外加 RD 的时间 t5 亦应大于 35ns。下次采样和本次的输出可同时进行，所以最小的一次采样转 换输出时间对于 AD7892-3 来说为 1.47+0.2=1.67s（600kSPS），而对于 AD7892-1 和 AD7892-2 来说为 1.6+0.4=2s (即 500kSPS)，图 3 中 t9200ns，t75ns，t3、t4、t8 可为零（此时 t9=tACQ）。2.2 串行输出时序当 MODE 脚为低时，为串行方式，时序如图 4 所示。采用这种方式可和工业标准的微处理器、控制器和 DSP 等相连。 其转换启动信号 CONVST、结束信号 EOC、片选 CS 和图 3 相同，数据的读出应在 EOC 的下降 沿到下次采样前，即 CONVST 上升沿前的 200ns（AD7892-3）或 400ns（AD7892-1，-2）之 间进行。EOC 的下降沿可产生中断或产生 RFS 信号，在读出期间 RFS 应保持低电平，否则 数据线为三态，SCLK 一般由接收数据者提供，进行同步输出输入的最高频率是 20MHz（高、 低电平最小时间为 25ns）,每一个 SCLK 的上升沿延时一段时间后（最小 5ns，最大 25ns）， 在数据线上输出一位，共输出 16 位数据，前四位是 0，后 12 位是转换后的有效数据，高 位在前，DB0 是最后一位，16 位数据输出后由 RFS 或第 17 个 SCLK 的上升沿（哪个在前，哪个起作用）使输出变为高阻态，读出数据最小需要 16 个脉冲，假设 SCLK 的最高频率为 20MHz，则读出时间最 小要 800ns，在加上采样和转换时间，对于 AD7892-3 来 说最高速度为 400kSPS，对于 AD7892-1 和-2 来说最高 速度为 357kSPS。2.3 转换后的二进制代码由于三种类型的模拟输入范围不同，因而其转换输出的二进码也不同，表 2 所列为 AD7892-1 和 AD7892-3 的输入输出代码、表 3 所列为 AD7892-2 的代码。表表 2AD7892-12AD7892-1，AD7892-3AD7892-3 理想的输入输出表理想的输入输出表输 入输出（12 位）+FSR/2+1/2LSB100000100001-FSR/2+3/2LSB100001100101AGND-1/2LSB111111000000AGND+1/2LSB000000000001+FSR/2-5/2LSB011101011110+FSR/2-3/2LSB011110011111表表 3AD7892-23AD7892-2 理想的输入输出表理想的输入输出表输入输出（12 位）AGND+1/2LSB（0.000305V）000000000001AGND+3/2LSB（0.000916V）000001000010+FSR-5/2LSB（2.498474V）111101111110+FSR-3/2LSB（2.499084V）111110110111对于 AD7892-1 和 AD7892-3，FSR 为满度范围，如输入为10V，则 FSR=20V，输入为 5V，FSR=10V，输入为2.5V，FSR=5V.模拟信号从-FSR/2GND+FSR/2 变化，输出则 从 100000111111000000011111 变化。而对于 AD7892-2，在输入从 0+2.5V 变化时，输出则从全 0全 1。3AD78923AD7892 在在 CCDCCD 图像采集中的应用图像采集中的应用图 5 所示为 AD7892 用于 CCD 图像采集系统的电 路图。目的是把 CCD 读出的模拟信号（单极性）转 换为 12 位数字信号，以便微机能够进行处理，该 电路采用的是 AD7892AN-1 的并行输出模式，其速 度设计为 400kSPS。在此应用中，将 IN2 接到 IN1，其输入范围为5V，CCD 产生的输出信号经调理电路进 行处理为 100000111111，即从 20484095，在 D11 反相后，锁存器锁存的数据为 000000011111，即从 02047。在微机发出 CONVSI 信号启动转换的同时，把上次转 换的结果的低八位取走，然后取走高四位。