资源预览内容
第1页 / 共7页
第2页 / 共7页
第3页 / 共7页
第4页 / 共7页
第5页 / 共7页
第6页 / 共7页
第7页 / 共7页
亲,该文档总共7页全部预览完了,如果喜欢就下载吧!
资源描述
应用串行 NOR 闪存提升内存处理能力Spansion 公司在嵌入式系统中,NOR 闪存一直以来仍然是较受青睐的非易失性内存,NOR 器件的低延时特性可以接受代码执行和数据存储在一个单一的产品。虽然 NAND 记忆体已成为许多高密度应用的首选解决方案,但 NOR 仍然是低密度解决方案的首选之一。未来闪存产品具有快速发展的趋势,可以发现,闪存产品从低密度、低性能、低功能的发展特点转变为高密度、高性能、高功能的发展特点。Spansion 的 NOR 闪存广泛运用于汽车电子、医疗设备、通讯设备、机顶盒等。SPI Flash 特性SPI 串行结构的 EEPROM 最早出现于 20 世纪 80 年代中期,由摩托罗拉在其 MC68HC 系列中首先引入,MicroWire 是由国半制定的总线标准,它和 SPI 非常相似,只是 MicroWire的时钟极性 CPOL 和时钟相位 CPHA 是固定的,均为 0。I2C 也是出现在 80 年代,由Philips 制定,它通过一条数据线和一条时钟线实现半双工通信,I2C 总线接口实现了最简单的总线接口方式。三种标准如图 1 所示。图 1 三种总线标准SPI 和 MicroWire 很相近,速度非常快,且在设计中无需上拉电阻,可以支持全双工通信操作,抗干扰能力强,缺点是需要占用较多的数据总线,且需要为设备分配单独的片选信号,没有接收数据的硬板机制。对 I2C 总线来说,它占用的总线较少,可以多个设备共同用一根总线,支持接收数据的硬板机制,缺点是速度较低,为 3.4MHz 以下,只支持半双工的操作,设计时需要上拉电阻,且对噪声的干扰相对敏感。SPI 的接口从传统的单进单出已经提升到双进双出或者四进四出。如图 2所示,通过单向输入 SI,输出 SO 变为双向的传输,同时将 WP 引脚和 HOLD 引脚复用为双向的 IO 口来实现多 IO 口的接口通信,其协议及基本的读写操作和原始 EEPROM 兼容,同时硬件上实现简单的完全兼容。相对于传统的并行 NOR Flash 而言,SPI NOR Flash 只需要 6 个引脚就能够实现单 I/O,双 I/O 和 4 个 I/O 口的接口通信,而并行的 NOR Flash 则至少需要 40 个引脚。人们普遍使用的是标准 NOR Flash 异步读模式,而 ADM 及地址数据信号复用,这种并行 NOR Flash 引脚数相对较少,通过实现突发读模式,其数据输出最快可超过 120MB/s,SPI 具有较少的引脚,同时,通过采用 DDR 的方式读操作,在 80MHz 的时钟下,其数据输出可以达到 80MB/s,甚至超过并行NOR Flash 的异步读速度。图 2 SPI 的接口转变在过去的几年中,随着直接 CPU 内存映射功能的支持, SPI 的读操作取得了极大的进步,而传统的 SPI 外设控制器仍然在用于传统的 SPI 的读或别的操作,相比之下,通过 CPU 的直接读取操作,速度比通过 SPI 控制器来的更快,延迟低。SPI 双通道控制器示意图如图 3 所示,双通道可以使 SPI 的数据输出增加一倍,硬件上将片选和时钟共用的话,只需要 10 个引脚就能实现 SPI Flash 所有功能。可以考虑,实现一片 SPI Flash 8bits 数据的传输,从而提升 SPI Flash 的数据输出能力。图 3 SPI 双通道控制器关于 SPI 时序对读速度的影响,如图 4 所示。tV 是指时钟的下降沿到有效数据输出所需要的时间,一般最大为 8ns。tHO 是数据输出后到下一个时钟下降沿可持续的时间,一般最小值 0ns。这两个参数和时钟频率一起决定了 SPI Flash 的最大数据输出速度。事实上,tHO 在实际应用中并不能像时钟周期一样可以无限压缩,而往往都会大于 0ns。早期的 4 个 I/O 口输出协议需要对地址和数据分别串行传送。如,8 个命令周期加上 24 个地址周期至少需要 32 个时钟周期完成一个读操作命令周期,如果 Flash 的寻址超过 128Mbits,仅地址周期就需要 32 个时钟周期,非常耗时。图 4 SPI 时序对读速度的影响新的 4 个 I/O 口输出模式,其地址可以通过 4 个 I/O 口同时传送,如,24位地址信号仅需要 6 个时钟周期就可以完成,加上 8 个命令周期共需要 14 个周期完成命令,其速度比早期的 4 个 I/O 口的传输要快很多。模式 bit 的应用用于通知 SPI Flash 下一个命令和前一个命令是同样的命令。使我们在需要重复进行读操作的时候,可以减少命令周期带来的总线开销,从而进一步提高 SPI Flash 的读取性能。DDR 的 4 I/O 口读模式由一个 8bits 的命令开始,而输入地址和输出的数据按照 DDR 的模式进行,这种模式需要协议的开销,需要 8 个命令时钟周期,加上 3 个地址时钟周期,一共 11 个时钟周期可以完成一个读命令操作。通过模式 bit 消除可以节省重复输入相同命令时的时钟周期,完成一个DDR 口的读操作仅需要 3 个时钟周期。数据总线上的数据会由于时钟频率太高而出现歪斜或失真,导致数据的读错误,而 DLP(data learning pattern)的功能在 DDR 多 I/O 口协议中的使用可以使 Flash 在时钟频率高时同样稳定地工作。DLP 的功能是通过利用真实数据输出前的假数据周期,它不会影响整个命令的时钟周期,DLP 的数据采用可以使主机端明确什么时候可以采用到正确的目标数据,从而提高系统在高频率SPI 数据在读操作时的可靠性及稳定性。4 I/O 口的 DDR 读模式增加了 DLP 和模式 bit 消除模式后,只需要 3 个时钟周期的协议开销,目前的器件在 80MHz 频率下,数据输出可以达到 80MB/s。从设计的角度来说,如图 5 所示。芯片内部的引脚连接点的放置同样会影响到 SPI Flash 的数据输出速度,时钟和 I/O 口信号的紧凑设计会减少芯片的数据失真,从而提高 SPI Flash 芯片的工作速度。图 5 芯片内部的引脚连接点设计SPI Flash 未来发展未来 SPI Flash 的发展需要一种简单、高效和高速接口。随着传统的应用越来越多地转向 SPI Flash 的存储接口,人们希望传统的一些并行 NOR Flash的功能也能出现在 SPI Flash 中,比如 Reset 复位功能、宽电压功能,及以扇区为单位的写保护等功能。同时随着 DDR 接口被越来越多广泛地运用,低电压总线操作的支持等,数据 SPI Flash 将会提供更高的读性能。低成本存储器解决方案Spansion 的 FL-S 是 65nm 工艺的产品,它具有增强的性能和丰富的功能。从产品性能上说,擦除速度快 5 倍以上,写速度快 3 倍以上,同时,最快速读功能快 20%以上。从产品功能上说,容量覆盖了主流的 128 Mbits1Gbits,其封装是工业标准封装,并能实现老产品到下一代新产品的兼容。产品在安全性方面也有很大的提高,除了支持 OTP 以外,部分型号支持读保护功能。目前,人们普遍使用的并行 NOR Flash,如图 6 所示,通过异步读取的方式操作 Flash,理想的时序设计基本上输出速度是达到 61MB/s。而 Spansion的 SPI Flash 页读取模式可以达到 98MB/s,和传统的异步读模式不同,第一个读取周期地址时序和异步读相同,但后续的读取速度可以递增 25ns,从而大大提高 Flash 的读取速度。总的来说,DDR 的读取模式可以在极少的引脚基础上可以实现超过传统的读取速度,未来会被越来越多地被采用。图 6 Page-mode NOR 读取速度优势Spansion 的 FL-S 性能较高,对于 SPI Flash 来说,成本的节省来源于三个主要方面,第一,主芯片成本降低,从传统的 40 个引脚或以上并行 NOR Flash 的支持到仅需要 6 个引脚的 SPI Flash 支持,成本会大大降低,但是如果主芯片各种芯片接口都支持的话,成本也不会明显降低。第二,SPI Flash自身的封装生产成本降低,同时从生产的成本来说,SPI 由于引脚的减少会降低成本,测试成本也会降低。第三,Flash 的速度提升对于客户体验会有很大的改善,会给最终客户端产品带来竞争力,如开机时间、运行速度等等。随着竞争的国际化和知识产权保护意识的提高,工程师们对 Flash 芯片及芯片存储的代码安全性要求越来越高。Spansion 的新系列 Flash 提供了非常丰富的保护功能。首先,普通的 Flash 可以支持扇区的写保护功能,这种保护可以是动态的也可以是永久性的,动态的就是指 Flash 的保护设置在掉电的时候或者复位时保护功能失效,在上电或者复位后重新需要设置。而永久性的则不会因为掉电或者复位而使保护的状态失效。大部分的 Flash 还提供了 OTP 的一次性的写入功能。部分产品特别是针对高安全性的机顶盒产品可以支持将Flash 扇区的操作 OTP 的功能,以扇区为单位,通过设置 OTP 可以防止任何的写操作命令从而实现 Flash 存储内容的保护。另外,Spansion 的 65nm 产品部分型号还可以实现读加密的要求,客户可以通过设置读保护密码防止 Flash 的内容被读取,从而保护产品的软件不会被轻易地抄袭。1.问:存储器接口可以和现在的 CPUSPI 接口完全兼容吗?答:可以的,CPI 所带的 SPI 接口可以专门用来连接 SPI 接口的 Flash。2.问:是否可以实现多 I/O 口技术?答:以 SPI 为例, 目前有 x1/x2/x4 三种 I/O 方式,并行 NOR Flash 和NAND Flash 有 x8/x16 两种 I/O 方式。3.问:可不可以用串行 NOR Flash 做程序存储器,和并行 NOR Flash 相比,应该注意些什么?答:当然可以,串行 Flash 和传统的并行 NOR Flash 相比,只是接口不同(当然这种接口的不同需要控制端芯片的支持) ,其可靠性和稳定性和并行 NOR Flash 相同。存储代码的应用中,需要注意硬件上可能因为时钟频率高带来的单板干扰,软件设计中可以采用一些写保护功能体改代码存储的安全性,另外Spansion 的新系列串行 Flash 产品还支持了硬件复位 RESET 功能,在一些特殊的应用中可以考虑采用。4.问:产品现在应用情况如何,容量怎么样?答:现在已经有很多的机顶盒客户,网通客户,工业类客户在使用,最新FL-S flash 是业界速度(读写擦除)较快的,容量从 128Mbits512Mbits 都已经量产,当然 Spansion 公司有全系列的嵌入式的 Flash 提供给客户,串型的容量从 4Mbits512Mbits,并行的容量从 8Mbits2Gbits。5.问:安全性怎么样啊?答:串行的 Flash 和传统的并行 NOR Flash 相类似,只是接口不一样。另外,65nm 技术的产品 Spansion 公司去年上半年已经量产,工艺本身非常成熟。从应用的角度来说,如果需要进一步提高其安全性,可以采用 Spansion 非常丰富的各种写保护方式来保护代码,同时部分产品且支持密码加密的读保护方式,提高产品的安全性。6.问:Spansion 的 SPI 闪存目前的存取速度可到多快?答:单 I/O 是 fast read 是 133Mhz,多 I/O 每个是 80Mhz。如果是四 I/O那就是 320Mhz。如果能支持 DDR SPI,double data rate,最快是 66MB/s。7.问:产品的性价比如何?答:由于市场竞争的关系,目前各家厂商的 Flash 价格相差不大,但是Spansion NOR Flash 容量组合全,与其他家的产品相比,读写擦性能更高,尤其是目前的 65nm 系列产品 FL-S 和 GL-S。8.问:产品
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号