高速电路（PECL、LVECL、 CML、LVDS） 接口原理与应用高速电路（PECL、LVECL、 CML、LVDS） 接口原理与应用前言前言?随着高速数据传输业务需求的增加，如何高 质量的解决高速IC芯片间的互连变得越来越 重要。低功耗及优异的噪声性能是有待解决 的主要问题。?我们需要了解每一种接口标准的输入输出电 路结构，由此可以知道如何进行直流偏置和 终端匹配。?本讲座主要介绍高速通信系统中PECL、 LVPECL、 CML 和LVDS的输入输出电路结 构，它们的接口要求。ECL电路ECL电路?TTL电路已经无法适应越来越高的工作速率， 最先由 Motorola公司提出 ECL标准?ECL电路（即发射极耦合逻辑电路）是一种非 饱和型的数字逻辑电路，电路内晶体管工作在 线性区或截止区，速度不受少数载流子的存储 时间的限制，所以它是现有各种逻辑电路中速 度最快的一种ECL电路,能满足高达10Gbps工 作速率ECL电路实例ECL电路实例Q3Q4Q5Q1Q2Q6Q7D1D2R2R3R4R1R7 R5R6VccVbbOUT+OUT-IN+IN-VeeIN+IN-OUT+OUT-ECL 线接收器ECL电路原理ECL电路原理?ECL线接收器电路由三部分组成：?1.晶体三极管Q3、Q4、Q5组成差分放大器，这是电路的核心， 差分放大器只能工作在线性放大区和截止区，才能得到高速率的 性能。?其中 Q5组成恒流源，它具有很大的交流等效电阻，远大于集电 极R1、R7，因此具有很强的直流负反馈，同时起到“发射极耦合” 作用。?2. Q1、Q2是发射极跟随器输出电路，它的作用是：a.电平位 移，使输出的共模电平与下一级电路的输入共模电平(Vcc-1.3V) 相匹配；b.作为输出驱动即缓冲级，提供电流放大和低输出阻抗。?3. Q6、Q7和二极管D1、D2组成带温度补偿的偏置电源（参考 源），它使差分放大器可靠地工作在线性放大区?Vbb即等于输入、输出的共模电平，Vbb=Vcc-1.3V 。?注意！注意！A. ECL电路的输入端不一定有内部偏置；电路的输入端不一定有内部偏置； B. ECL电路一定是射极开路输出的。电路一定是射极开路输出的。ECL电路特点ECL电路特点1.核心部分是差分放大器，有利于提高工作速率；差分放大器作 为“电流开关”，工作在放大区或截止区。 2.电路内工作时电压摆幅小（单端最大850mV，速率越高摆幅更 小，最小500mV左右），要求晶体管工作点稳定性好。 3.输入和输出端的共模电压都是Vcc-1.3V，在电源电压相同时， 可以把PECL电路的输入端和输出端直接相连，有利于简化电 路，减少芯片外围元件。 4.PECL电路输入端必须建立偏置电压：Vcc-1.3V，空闲的输入 端不能浮空，必须有同样的偏置电压；有些芯片提供Vbb （Vcc-1.3V）输出，可以很方便地用于输入端偏置。Vbb（或 Vref）引脚要接去耦电容。 5.PECL电路通常有多个Vcc引出端，在每个Vcc引脚旁都要加去 耦电容，以保证电路在高频下正常工作。 6.功耗大，为此输出射随器的负载电阻只得外接。ECL电路的优点ECL电路的优点?速度快速度快 晶体管工作时不进入饱和状态，只工作在线性区和截止区，没有 少数载流子的存储现象，开关时间大为缩短；集电结电容大大减 小，RC时间常数也相应减小，电路的传输延迟时间就很短；电 路的逻辑电平摆幅小（单端小于850mV），在动态转换过程中各 个结上的电压变化对结电容（包括寄生电容）的充放电时间很短。?逻辑功能强逻辑功能强?扇出能力强扇出能力强 输入阻抗高（10K），输出阻抗低（约37 ），因此它的 直流扇出负载数可以高达92。?噪声低噪声低 差分电路两臂交替工作，电源总电流基本恒定，电流尖峰很小； 电压摆幅小，并且采用差分对或传输线传输信号，对外串扰和受 外界干扰都减小了。?便于数据传输便于数据传输ECL电路的缺点ECL电路的缺点ECL电路的主要缺点：电路的主要缺点：ECL电路的直流功耗大，实际上，工作速率的 提高是以牺牲功耗为代价换取来的。PECL电路PECL电路?PECL由ECL标准发展而来，在PECL电路中省去 了负电源，较ECL电路更便于使用。PECL信号的 摆幅相对ECL要小，这使得该逻辑更适合于高速 数据的串行或并行连接，由于ECL电路是采用- 5.2V电源供电，Vcc是接地的，这样做虽有一些 优点，但负电源还是很麻烦。?PECL由ECL标准发展而来，采用+5V供电，可以 和系统内其他电路共用一个正电源供电。PECL信 号的摆幅相对ECL要略小些。PECL电路接口输出结构PECL电路接口输出结构PECL电路接口输入结构PECL电路接口输入结构PECL输入和输出规格PECL输入和输出规格在+5.0V和+3.3V供电系统中，PECL接口均适用， +3.3V供电系统的PECL即LVPECL。PECL电路的输入输出接口PECL电路的输入输出接口?保证电路输入和输出有正确的偏置，这是最重要的。保证电路输入和输出有正确的偏置，这是最重要的。 如果芯片电路内部的输入端没有偏置电路，则必须在 外部为两个差分输入端建立偏置电压(Vcc-1.3V)，对 于空闲的输入端，也应该建立同样的偏置电压，否则 电路无法正常工作。 输出端是射极跟随器的发射极，在芯片内部没有连接 负载，在输出端一定要连接适当的负载电阻，否则不 会有正常的输出信号。?其次，在数据信号传输（与波长相比）距离较长，或 者对信号质量要求较高时，就要考虑传输线阻抗匹 配，或者说采用“端接线”。所谓“阻抗匹配”指的是传输 线端接阻抗与传输线的特性阻抗匹配。并非PECL电 路的输入输出阻抗匹配。PECL端接和互连(1)PECL端接和互连(1)PECL电路的输入端和 输出端都有相等的静态 直流电压（Vcc- 1.3V），只要电源电压 相同，PECL电路之间的 输出和输入可以直流耦 合传输信号的。 1.输出并联端接(50)接 口，辅助电源Vcc-2V ， 如右图所示 这种方法性能最好，芯 片的外接元件仅2个电 阻，输出级的功耗也最 小。但要增加一个Vcc- 2V的电源，增加了系统 的复杂程度。现很少采 用。PECL端接和互连(2)PECL端接和互连(2)2.输出无端接，电阻Rt直 接连到Vee（GND）外 围元件也只有2个电阻， 单一电源（Vcc），电路 最简单,Rt的电阻值上限 受射随器晶体管工作电 流限制，Rt太大，工作 电流小，频率特性差； 阻值下限受功耗限制。 Vcc=5V Rt=270 470 Vcc=3.3V Rt=120 270 在PCB上，当输出端和 输入端之间距离很近， 不需要用传输线来传递 信号时，就可以采用这 种互连方法。PECL端接和互连(3)PECL端接和互连(3)3.Thevenin等效并联端接接口 当输出端和输入端有一定距离， 采用这种端接电路，既保证了信 号质量，又不用增加辅助电源； 但是需要4个外接电阻，稍有不便。 4个电阻上流过电流较大，增加电 源负担。 R1、R2在电路板上必须靠近输入 端，因为它们是传输线的终端匹 配阻抗。PECL端接和互连(4)PECL端接和互连(4)4.串联端接 串联端接要求在驱动器输出端 和传输线之间串接电阻Rs， 而传输线终端不再接端接电 阻（输入端仍需要适当的偏 置）。 Rs+Ro= Zo Rs=串联端接电阻 Ro=驱动器输出内阻 Zo=传输线特性阻抗 串联端接适合较长距离的传输 信号PECL端接和互连(5)PECL端接和互连(5)交流耦合，接收芯片有 Vbb输出 R1=R2=Zo Vbb端必须接去耦电容IN+IN-OUT +OUT -IN+IN-OUT +OUT -CCCRtRtR1 R2ZoZoVbbVeeVeeVeePECL端接和互连(6)PECL端接和互连(6)交流耦合，接收芯片无 Vbb输出 用四个电阻网络为输入端 建立偏置电压，同时满足 阻抗匹配的要求 Zo=50 Vcc=5V R2=68 R3=180 Vcc=3.3V R2=82 R3=130CML电路CML电路?CML电路即“电流模式逻辑”电路。CML是所有高 速数据接口形式中最简单的一种?CML电路与ECL电路类似，电路的核心部分同样 是一个差分放大器，它的共发射极也是通过恒流 源到地。?CML电路提供的电压摆幅较小(典型值：单端 400mV)，芯片内部已集成了输入、输出的匹配电 阻（50），所以，在它的输入、输出端不需要 外加端接和偏置电阻。?CML电路的功耗比ECL电路小。CML输入和输出规格CML输入和输出规格CML电路输出结构CML电路输出结构CML电路输入结构CML电路输入结构CML输入阻抗为50 ， 容易使用。输入晶体管 作为射随器，后面驱动 一差分放大器。CML电路的互连CML电路的互连因为在CML电路内已经 集成了匹配（偏置）电 阻，所以CML电路之间 的互连就很简单。如果 是直耦，就不需要外围 元件；交流耦合时用两 个耦合电容就行了。LVDS电路LVDS电路LVDS（low-voltage differential signaling） 即低电压差分信号电路） 即低电压差分信号电路 它的优点是： 1.信号摆幅更小，使它具有更好的噪声性能， 与ECL、CML电路相比功耗最低； 2.因为信号的摆幅小，使LVDS电路可在2.5V的 低电源电压下工作； 3.允许输入共模电压范围宽，从0.2V到2.2V。LVDS输出电路结构LVDS输出电路结构LVDS电路是以电流源 （3.5mA）方式差分输出， 输出阻抗是100。 LVDS当前执行标准： TIA/EIA (Telecommunications Industry Association/Electronic Industries Association) ANSI/TIA/EIA-644-A (LVDS)LVDS输入电路结构LVDS输入电路结构IN+与IN-输入差分阻抗为 100，输入级还包括一个自 动电平调整电路，将共模电 压调整为一固定值；其后是 具有滞回特性的施密特触发 器；再后就是差分放大器。ANSI/TIA/EIA-644 (LVDS) standardsANSI/TIA/EIA-644 (LVDS) standardsLVDS电路的互连LVDS电路的互连LVDS电路和CML电路一样，也是芯片 内部已经集成了50匹配阻抗和偏置， 所以LVDS电路之间互连也是与CML电 路互连相同。不同电路接口之间的互连不同电路接口之间的互连不同型号的电路之间互连，由于它们的 输入、输出的共模电压都有差别，采用 电容耦合传输是最简便的方法。 采用电容耦合方式同时也要考虑输入端 和输出端各自的偏置和端接。参考资料参考资料1.中国集成电路大全ECL集成电路 国防工业出版社 1986年2月 2. LVDS、PECL和CML介绍 Maxim 应用笔记 HFAN-1.0 3. Termination of ECL Logic Devices ON Semiconductor 应用笔记AND8020/D 4. MECL system design handbook ON Semiconductor 应用笔记 HB205/D Rev.1A. 5. LVDS Owners Manual Low-Voltage Differential Signaling 3rd Edition,Spring 2004 National Semiconductor