半导体器件原理主讲人：蒋玉龙本部微电子学楼312室，65643768 Email: yljiangfudan.edu.cn http:/10.14.3.1211第四章 小尺寸MOSFET的特性4.1 MOSFET的短沟道效应和窄沟道效应4.2 小尺寸MOSFET的直流特性4.3 MOSFET的按比例缩小规律24.1 MOSFET的短沟道效应和窄沟道效应14.1.1 MOSFET 的短沟道效应（SCE）1. 阈值电压“卷曲”（VT roll-off）2. 漏感应势垒降低（DIBL）3. 速度饱和效应4. 亚阈特性退化5. 热载流子效应34.1 MOSFET的短沟道效应和窄沟道效应24.1.2 阈值电压“卷曲”（VT roll-off）1. 现象短沟道效应窄沟道效应44.1 MOSFET的短沟道效应和窄沟道效应34.1.2 阈值电压“卷曲”（VT roll-off） 2. 原因长沟道 MOSFET短沟道 MOSFETGCA：p-Sip-Si54.1 MOSFET的短沟道效应和窄沟道效应44.1.2 阈值电压“卷曲”（VT roll-off） 2. 原因p-Si VT 3. 电荷分享模型 (Poon-Yau)NMOS64.1 MOSFET的短沟道效应和窄沟道效应44.1.2 阈值电压“卷曲”（VT roll-off）3. 电荷分享模型 (Poon-Yau)计算 QB/QB（电荷分享因子 F ）VDS = 0NMOS74.1 MOSFET的短沟道效应和窄沟道效应54.1.2 阈值电压“卷曲”（VT roll-off）3. 电荷分享模型 (Poon-Yau)讨论 QB/QB（电荷分享因子 F ）dmax/xj 较小时dmax/xj 较大时经验参数（ 1）1o L F VT 2o tox VT 3o NA dmax F VT 4o xj VT 84.1 MOSFET的短沟道效应和窄沟道效应64.1.2 阈值电压“卷曲”（VT roll-off）3. 电荷分享模型 (Poon-Yau)讨论 QB/QB（电荷分享因子 F ）当 VDS 0 时VDS F VT 抑制 VT roll-off 的措施：1o xj 2o NA 3o tox 4o VBS 5o VDS 94.1 MOSFET的短沟道效应和窄沟道效应74.1.3 反常短沟道效应（RSCE / VT roll-up）1. 现象104.1 MOSFET的短沟道效应和窄沟道效应84.1.3 反常短沟道效应（RSCE / VT roll-up）2. 原因MOS “重新氧化”（RE-OX）工艺OED：氧化增强扩散114.1 MOSFET的短沟道效应和窄沟道效应94.1.3 反常短沟道效应（RSCE / VT roll-up）3. 分析单位：C/cm2横向分布的特征长度源（漏）端杂质电荷面密度单位：C124.1 MOSFET的短沟道效应和窄沟道效应104.1.4 窄沟道效应（NEW）1. 现象W VT 短沟道效应窄沟道效应134.1 MOSFET的短沟道效应和窄沟道效应114.1.4 窄沟道效应（NEW）2. 边缘耗尽效应WQBQWSiO2 dmaxxzy 圆弧：一般地，引入经验参数 GW144.1 MOSFET的短沟道效应和窄沟道效应124.1.4 窄沟道效应（NEW）3. 三种氧化物隔离结构的 NWERaised field-oxide isolation： W VT LOCOS： W VT STI： W VT 反窄沟道效应（inverse NWE）154.1 MOSFET的短沟道效应和窄沟道效应134.1.4 窄沟道效应（NEW）4. 杂质横向扩散的影响杂质浓度边缘高，中间低 边缘不易开启 随着 W VT 窄沟道效应164.1 MOSFET的短沟道效应和窄沟道效应144.1.5 漏感应势垒降低1. 现象L 很小时， VDS VT DIBL 因子174.1 MOSFET的短沟道效应和窄沟道效应154.1.5 漏感应势垒降低 2. 原因(1) 电荷分享VDS F VT 184.1 MOSFET的短沟道效应和窄沟道效应164.1.5 漏感应势垒降低 2. 原因(2) 电势的二维分布导带边 Ec表面势特征长度VT =VDS 很小VDS 大194.1 MOSFET的短沟道效应和窄沟道效应174.1.6 短沟道 MOSFET 的亚阈特性1. 现象长沟道 短沟道IDSst 1/LIDSst 1/LIDSst 与 VDS 无关VDS IDSst S 与 L 无关L S 长沟道 MOSFET短沟道 MOSFET204.1 MOSFET的短沟道效应和窄沟道效应184.1.6 短沟道 MOSFET 的亚阈特性1. 现象短沟道 MOSFET 的亚阈摆幅214.1 MOSFET的短沟道效应和窄沟道效应184.1.6 短沟道 MOSFET 的亚阈特性2. 原因(1) 亚表面穿通（sub-surface punchthrough）均匀掺杂衬底VT adjust implant224.1 MOSFET的短沟道效应和窄沟道效应194.1.6 短沟道 MOSFET 的亚阈特性2. 原因 (1) 亚表面穿通（sub-surface punchthrough）Vbi + 7 V电子浓度分布234.1 MOSFET的短沟道效应和窄沟道效应204.1.6 短沟道 MOSFET 的亚阈特性2. 原因 (1) 亚表面穿通（sub-surface punchthrough）3. 抑制 sub-surface punchthrough 的措施1o 选择合适的 NB ：2o 做 anti-punchthrough implant punchthrough stopper implantpunchthrough implant （PTI）244.1 MOSFET的短沟道效应和窄沟道效应214.1.6 短沟道 MOSFET 的亚阈特性2o PTIx3. 抑制 sub-surface punchthrough 的措施254.1 MOSFET的短沟道效应和窄沟道效应224.1.6 短沟道 MOSFET 的亚阈特性3. 抑制 sub-surface punchthrough 的措施3o Halo implantHalo implant 剂量上限 漏结雪崩击穿264.1 MOSFET的短沟道效应和窄沟道效应234.1.7 热载流子效应抑制-新型漏结构1. 最大漏电场 Eymax饱和时tox 和 xj 均以 cm 为单位降低 Eymax 措施 tox xj VDS VDD 新型漏结构 Graded pn junction2. 双扩散漏 (DDD)P 比 As 扩散系数大274.1 MOSFET的短沟道效应和窄沟道效应244.1.7 热载流子效应抑制-新型漏结构2. 双扩散漏 (DDD)双扩散漏结构 (DDD)DDD 应用范围：Lmin 1.5 m（对于 VDD = 5 V）284.1 MOSFET的短沟道效应和窄沟道效应254.1.7 热载流子效应抑制-新型漏结构3. 轻掺杂漏结构 (LDD)294.1 MOSFET的短沟道效应和窄沟道效应254.1.7 热载流子效应抑制-新型漏结构3. 轻掺杂漏结构 (LDD)LDD 结构的电场分布普通：LDD：LDD 应用范围：L 1.25 m30第四章 小尺寸MOSFET的特性4.1 MOSFET的短沟道效应和窄沟道效应4.2 小尺寸MOSFET的直流特性4.3 MOSFET的按比例缩小规律314.2 小尺寸MOSFET的直流特性14.2.1 载流子速度饱和效应v 不饱和区v 饱和区v(Ey) =Ey Esat 时434.2 小尺寸MOSFET的直流特性134.2.2 短沟道器件沟道中的电场3. 准二维模型实际 l 需用经验公式修正l =tox 15 nmtox 10%：短沟道经验公式：m m 0.4 1/3m长沟道短沟道624.3 MOSFET的按比例缩小规律174.3.3 Scaling 的限制及对策（新结构）1. xj xj RS , RD gD(线性), gm(饱和) 对策：自对准金属硅化物技术Salicide（Self-aligned silicide）634.3 MOSFET的按比例缩小规律184.3.3 Scaling 的限制及对策（新结构）2. toxFowler-Nordheim 隧穿电流：要求：Jg Jpn例如，Jgmax = 1010 A/cm2，则 Eoxmax = 5.8 MV/cm 几十 644.3 MOSFET的按比例缩小规律194.3.3 Scaling 的限制及对策（新结构）2. toxHigh-k Gate DielectricHigh-k dielectrics provide higher capacitance and reduced leakageEOT (Effective Oxide Thickness)654.3 MOSFET的按比例缩小规律204.3.3 Scaling 的限制及对策（新结构） 3. WS , WD (1) Nch 和 VT 的 scalingWS , WD NA VT 或至少不上升 NA VT Scaling 困难解决方法 Non-uniform doping (Retrograded well doping) NAxNchNsubdchxNchdchExdmax强反型定义：Vs = 2VB,ch664.3 MOSFET的按比例缩小规律214.3.3 Scaling 的限制及对策（新结构） 3. WS , WD (2) Eymax漏结击穿 0.6 MV/cm漏端热载流子效应要求 Eymax 0.2 MV/cmScaling 措施：LDD674.3 MOSFET的按比例缩小规律224.3.3 Scaling 的限制及对策（新结构）4. 现状和未来45 nm HK + MGSiGe S/D (Strained Si) High-K layer Metal gate Copper /Low-KM8 810nmM7 560nmM6 360nmM5 280nmM4 240nmM3 160nm M2 160nm M1 160nmLow-kCuLayer Pitch684.3 MOSFET的按比例缩小规律234.3.3 Scaling 的限制及对策（新结构）4. 现状和未来Planar CMOS Transistor ScalingDST (Depleted Substrate Transistor)694.3 MOSFET的按比例缩小规律244.3.3 Scaling 的限制及对策（新结构）4. 现状和未来SOI MOSFETDST (Depleted Substrate Transistor)Fully Depleted (FD-) SOI MOSFETLg = 65 nm75 mV/dec 95 mV/dec704.3 MOSFET的按比例缩小规律254.3.3 Scaling 的限制及对策（新结构）4. 现状和未来 Non-Planar CMOS TransistorsDouble Gate FinFETTri-Gate Tra