资源预览内容
第1页 / 共59页
第2页 / 共59页
第3页 / 共59页
第4页 / 共59页
第5页 / 共59页
第6页 / 共59页
第7页 / 共59页
第8页 / 共59页
第9页 / 共59页
第10页 / 共59页
亲,该文档总共59页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
数电知识锁存器和触发器本章重点内容:掌握触发器、锁存器的分类;了解各种触发器、锁存器的电路结构、工作原理及动作特点;掌握各种触发器的逻辑功能及功能的相互转换。,5.1 概述,锁存器、触发器与逻辑门一样,是组成数字系统的基本单元电路。与逻辑门不同的是它们具有记忆功能。把能够存储一位二进制的基本单元电路统称为触发器(Flip - Flop)。 为了实现记忆一位二值信号的功能,触发器必须具备以下两个特点: 1、具有两个能自行保持信号的功能,用来表示逻辑状态的0和1; 2、在触发信号的操作下,根据不同的输入信号可以置成1或0状态即从一种稳定状态转换成另一种稳定状态,当触发信信号消失后,新的状态被保持下来。,由于采用的电路不同,触发的信号的触发方式不同:电平触发、脉冲触发和边沿触发三种。 分类:根据触发器逻辑功能的不同分为: SR触发器 JK触发器 D触发器 T触发器 根据锁存器的逻辑功能不同分为 SR锁存器和D锁存器,5.1 概述,锁存器与触发器电路都有两个互补的输出端Q和Q,其中Q的状态定义为其输出状态。 将触发器在接收信号之前所处的状态称为现态(初态),用Qn表示;而将接收信号之后建立的新的稳定状态称为次态(新态)以Qn+1表示。 锁存器与触发器的差异: 锁存器对脉冲电平敏感的存储单元电路,它只在输入脉冲的高电平(或低电平)期间对输入信号敏感并改变状态。 触发器对脉冲边沿敏感的存储单元电路,它只在触发脉冲的上升沿(或下降沿)瞬间改变其状态。,5.1 概述,A、SR锁存器 1、基本SR锁存器 I、由与非门构成的SR锁存器,5.2 锁存器,5.2 锁存器,根据与非门的逻辑特点,锁存器的逻辑表达式为:,工作原理:,5.2 锁存器,0,1,0,1,0 1,0,结论1: R=0、S=1时:由于R=0,不论原来Q为0还是1,都有Q=1;再由S=1、Q=1可得Q0。即不论锁存器原来处于什么状态都将变成0状态,这种情况称将锁存器置0或复位。R端称为锁存器的置0端或复位端。,5.2 锁存器,0,1,1,0,1 0,1,结论2: R=1、S=0时:由于S=0,不论原来Q为0还是1,都有Q=1;再由R=1、Q=1可得Q0。即不论锁存器原来处于什么状态都将变成1状态,这种情况称将锁存器置1或置位。S端称为锁存器的置1端或置位端。,5.2 锁存器,1,1,1,0,0,1,1 1,不变,结论3: R=1、S=1时:根据与非门的逻辑功能不难推知,锁存器保持原有状态不变,即原来的状态被锁存器存储起来,这体现了锁存器有记忆能力。,5.2 锁存器,0,0,1,1,?,0 0,不定,结论4: R=0、S=0时:Q=Q=1,不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等,在两输入端的0同时撤除后,将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况,这就是基本SR锁存器的约束条件。,5.2 锁存器,II、由或非门构成的基本SR锁存器 逻辑图 逻辑符号,5.2 锁存器,5.2 锁存器,功能表,逻辑表达式,约束条件:RS=0,2、逻辑门控SR锁存器(同步SR锁存器) 这种锁存器在基本SR锁存器前增加了一对逻辑门。,5.2 锁存器,工作原理:,5.2 锁存器,CP0时,G1和G2门同时被封锁,且输出为1,此时R、S的状态不会影响锁存器的输出,同步SR锁存器状态不变。,0,1,1,0,1,CP1时,G1和G2打开,此时R、S端的信号传送到基本SR锁存器中,从而使锁存器发生翻转。,5.2 锁存器,根据逻辑图可得此时的逻辑表达式:,在等式中出现两个一样的Q,它们含义不一样,右边的Q表示每个CP作用前锁存器的状态,即现态Qn,左边的Q表示CP作用后锁存器的新状态,即次态 Qn+1。,5.2 锁存器,功能表,特征方程(特性方程):波形图:,5.2 锁存器,B、D锁存器 1、逻辑门控D锁存器 这种锁存器能消除SR锁存器中不确定状态。,5.2 锁存器,5.2 锁存器,它只有两个输入端:数据输入D和时钟控制输入CP。当CP0时,G3、G4门封锁,输出为0,使G1和G2构成的基本SR锁存器处于保持状态,无论D信号如何,输出不变。当CP1时,G3、G4门打开,输出信号取决于D。,2、传输门控D锁存器,5.2 锁存器,这种电路结构常见CMOS集成电路当中。它与逻辑门控D锁存器逻辑功能完全一样。,A、主从触发器 主从触发器是目前使用较多的触发器之一,它克服了同步RS触发器抗干扰能力差的特点,提高了电路的可靠性。主从触发器由两级触发器构成,其中一级接收输入信号,其状态直接由输入信号决定,称为主触发器,还有一级的输入与主触发器的输出相连,其状态由主触发器的状态决定,称为从触发器。,5.3 触发器的电路结构和工作原理,I、由两个同步SR触发器组成的主从触发器,5.3 触发器的电路结构和工作原理,1)组成:与非门1、2、3、4构成主触发器,与非门5、6、7、8构成从触发器。时钟CP直接作用于主触发器,反相后作用于从触发器。,5.3 触发器的电路结构和工作原理,2)工作原理: a)当CP=1时,主触发器的输入门G1和G2门打开,主触发器根据SR的状态进行翻转,而对于从触发器,CP经G9反相后加于它的输入门为0电平,G5和G6门封锁,其状态不受主触发器输出影响,或者说保持状态不变。,5.3 触发器的电路结构和工作原理,1,0,1,1,5.3 触发器的电路结构和工作原理,b)当CP由1变成0后,情况则相反,G1和G2封锁,R、S不影响主触发器的状态,而这时从触发器的G5和G6则打开,从触发器可以翻转。此时从触发器是在CP的下降沿发生翻转,CP一旦达到0电平后,主触发器被封锁,其状态不受RS的影响。从触发器的状态也不可能再改变。,0,1,1,1,5.3 触发器的电路结构和工作原理,主触发器的状态在CP=1期间均可以发生变化,从触发器的状态只在CP从10时发生变化,解决了电平触发方式的空翻问题。,结论: 1、由两个同步SR触发器组成主从触发器,它们受互补的时钟脉冲控制; 2、只在时钟脉冲的跳变沿触发翻转; 3、对于负跳沿触发的,输入信号必须在CP正跳沿前加入,为主触发器触发翻转作好准备,而CP正跳沿后的高电平要有一定的延迟时间,以确保主触发器达到新的稳定状态;同理,CP负跳沿使从触发器发生翻转后,CP的低电平也必须有一定的延迟时间,以确保从触发器达到新的稳定状态。,5.3 触发器的电路结构和工作原理,II、由传输门组成的CMOS主从触发器,5.3 触发器的电路结构和工作原理,D触发器只有一个输入端,主从锁存器都由传输门TG和反相器经交叉连接构成的双稳态电路。TG1、TG2、G1、G2组成主触发器,TG3、TG4、G3、G4组成从触发器。CP和CP为互补时钟脉冲。,工作原理:1、CP正跳变后,TG1导通,TG2截止,输入信号D送入主锁存器。假设D为1时,经TG1传到G1的输入端,使Q=1。同时,TG3截止,TG4导通,显然G3输入端和G4输出端经TG4连通,使从触发器维持在原来的状态不变。,5.3 触发器的电路结构和工作原理,2、CP负跳变后,TG1截止,TG2导通,由此切断了D 端与主锁存器的相连,同时TG2将G1的输入端与G2的输出端相通,使主锁存器维持现态不变。从触发器的情况是:TG3导通,TG4截止,主锁存器的状态送入从触发器。 =0经TG3传给G3,于是Q1,5.3 触发器的电路结构和工作原理,B、边沿触发器 主从触发器对激励信号的要求比较严格,抗干扰能力弱,而边沿触发器具有较强抗干扰能力,可靠性高。它只要求激励信号在时钟触发边沿的前后几个延迟时间保持不变,触发器就可以稳定地工作。边沿触发器的时钟触发方式为上升沿触发和下降沿触发。 1、维持阻塞边沿触发器 维持阻塞式边沿D触发器为例。,5.3 触发器的电路结构和工作原理,电路结构 由6个与非门构成,其中G1和G2构成基本SR存锁器。,5.3 触发器的电路结构和工作原理,工作原理:I、SD和RD接至基本SR锁存器的输入端,分别是预置端和清零端,且低电平有效。II、假设:SD=RD=1。CP0时:与非门G3和G4封锁,其输出Q3=Q4 = 1,触发器状态不变。同时由于Q3至Q5和Q4至Q6的反馈信号将G5和G6两门打开,故可接收信号D。,5.3 触发器的电路结构和工作原理,1,1,0,1,1,D,当CP由0变1时触发器翻转。这时G3和G4门打开,它们的输出Q3和Q4的状态由G5和G6的输出状态决定。 G4输出的 一方面使Q的状态为D,另一方面使G3的输出为D避免使触发器置零;另外G4至G6的反馈线使G6输出维持D,继续维持G4的输出为 。,5.3 触发器的电路结构和工作原理,1,1,D,D,D,结论: 不论D触发器的初态如何,在时钟CP上升沿的作用下,触发器的状态与D一致。D触发器在CP的上升沿前两个门的延迟时间接受输入信号,上升沿时触发器输出变化,上升沿作用后D信号只要保持三个门的延迟时间,触发器就开始封锁输入信号。由于D触发器维持了正确状态,阻塞了不正确状态,故称维持阻塞D触发器。 特性方程:Qn+1=D 总之,触发器是在CP上升沿前接受信号,上升沿时触发跳转,上升沿后输入被封锁,这三步都是在上升沿前后完成,所以称为边沿触发器。,5.3 触发器的电路结构和工作原理,2、利用传输延迟的边沿触发器(边沿JK触发器),5.3 触发器的电路结构和工作原理,电路结构:由G11、G12、G13、和G21、G22、G23构成两个与或非门(构成SR锁存器),作为触发器的输出电路,而G3和G4两个与非门则构成触发器的输入电路接收输入信号J、K。另外在工艺上要保证G3和G4门的传输延迟时间大于SR锁存器的翻转时间。,工作原理:I、CP0时,触发器处于一个稳态 此时,G3和G4被封锁,不论J、K为何状态,Q3和Q4均为1,另一方面,G12、G22也被CP封锁,因而与或非门组成的触发器处于一个稳定状态,使输出状态不变。,5.3 触发器的电路结构和工作原理,0,0,0,1,1,II、CP由0变1时,触发器不翻转,为接收信号作准备。设触发器现态为0,当CP由0变1时,G12和G22打开,G3和G4打开,G22的输出首先由0变1,此时无论G23为何种状态,都使Q为0。由于Q同时连接G12和G13的输入,故它们的输出均为0,使G11的输出为1,触发器状态不变。说明,此时在作接收J、K信号的准备。,5.3 触发器的电路结构和工作原理,1,1,0,0,1,III、CP由1变0时触发器翻转设输入信号J=1、K0时,则Q30、Q4=1,G13和G23的输出均为0,当CP下降沿到来时,G22的输出由1变0,则Q1,触发器翻转。特性方程: Qn+1=JQn+KQn,5.3 触发器的电路结构和工作原理,0,1,1,0,抢先封锁0,0,1,1,0,0,0,抢先封锁0,1,0,触发器的逻辑功能是指次态与现态、输入信号之间的逻辑关系,这种关系可以用特性表、特性方程或状态图来描述。触发器的种类很多,不同的触发器所具备的功能也不尽相同,但归纳起来,触发器的功能不外乎:置0、置1、保持和翻转。触发器功能的描述采用:特征方程(特性方程)、功能表、状态转换图和激励表。,
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号