低介电常数材料研究一. 研究背景 二. 低介电常数材料的特点及分类 三. 文献分析 四. 小结一.研究背景在集成电路工艺中，有着极好热稳定性、抗湿性 的二氧化硅（SiO2）一直是金属互联线路间使 用的主要绝缘材料。而金属铝（Al）则是芯片中 电路互联导线的主要材料。然而，随着集成电路 技术的进步，具有高速度、高器件密度、低功耗 以及低成本的芯片越来越成为超大规模集成电路 制造的主要产品。此时，芯片中的导线密度不断 增加，导线宽度和间距不断减小，互联中的电阻 （R ）和电容（C ）所产生的寄生效应越来越明 显。当器件尺寸小于0.25微米后，克服阻容迟滞（ RCDelay）而引起的信号传播延迟、线间干扰以及 功率耗散等，就成为集成电路工艺技术发展不可回 避的课题。金属铜（Cu ）的电阻率比金属铝的电 阻率低约40%。因而用铜线替代传统的铝线就成为 集成电路工艺发展的必然方向。如今，铜线工艺已 经发展成为集成电路工艺的重要领域。与此同时， 低介电常数材料替代传统绝缘材料二氧化硅也就成 为集成电路工艺发展的又一必然选择。二. 低介电常数材料的特点及分类低介电常数材料大致可以分为无机和有机 聚合物两类。目前的研究认为，降低材料的 介电常数主要有两种方法：其一是降低材料 自身的极性，包括降低材料中电子极化率,离 子极化率以及分子极化率.其二是：增加材料 中的空隙密度，从而降低材料的分子密度。针对降低材料自身极性的方法，目前在0.18微米 技术工艺中广泛采用在二氧化硅中掺杂氟元素形成 FSG（氟掺杂的氧化硅）来降低材料的介电常数。 氟是具有强负电性的元素，当其掺杂到二氧化硅中 后，可以降低材料中的电子与离子极化，从而使材 料的介电常数从4.2降低到3.6左右。为进一步降低 材料的介电常数，人们在二氧化硅中引入了碳（C ）元素：即利用形成Si-C及C-C键所联成的低极性 网络来降低材料的介电常数。例如无定形碳薄膜的 研究，其材料的介电常数可以降低到3.0以下。针对降低材料密度的方法，其一是采用化学气相 沉积（CVD）的方法在生长二氧化硅的过程中引入甲基（-CH3），从而形成松散的SiOC:H 薄膜，也称CDO（碳掺杂的氧化硅），其介电常数在3.0左右。其二是采用旋压方法（spin-on）将有机聚合物集成电路工艺。这种方法兼顾了形成低 极性网络和作为绝缘材料用于高空隙密度两大特点 ，因而其介电常数可以降到2.6以下。但致命缺点是 机械强度差，热稳定性也有待提高。电电学性质质化学性质质热热学性质质机械特性低k值（k400）与金属或其他介电材料有 很好的黏附性低损耗高憎水性（在100 %的湿度 下，吸湿1 GPa 低漏电流不侵蚀金属低热胀 率高硬度低电荷陷阱水中溶解度低高热导 率与CMP兼容高可靠性低气体渗透性高熔点抗碎裂性介电击 穿强度 2-3 MV/cm良好的刻蚀速率和刻蚀选 择性低热失重 空气氮气样品经改性和不同气氛中 退火后,在1MV/CM处,漏电 流从1.25*10-3A/CM2降到 6-8*10-6A/CM2在前5天介电常数升高,然后增加缓慢,说明虽然薄膜含56% 的孔隙率,但孔内的湿气浓度没显著的增加,这表明薄膜具有 大量封闭的孔结构Investigation of deposition temperature effect on properties of PECVD SiOCH low_k filmsThin Solid Films 462463 (2004) 156 160图1中434,840和1034cm-1分别对应于 Si-O横向,剪切和伸缩振动模式这些峰 表明薄膜的主要结构为SiO4四面体结 构.图2对应于图1中1034cm-1处的峰,1061 和1128分别是Si-O-Si伸缩振动和笼式结 构,1027cm-1处为C-Si-O中Si-O键的伸缩 振动,笼式结构使薄膜形成微孔结构.在较高的沉积温度下,较弱的Si-CH3和C-H键被破坏,因此 SiOCH薄膜变得和SiO2薄膜类似.硬度和杨氏模量的增大主要是由于硅原子 的氧化程度增加The mechanical properties of ultra-low- dielectric-constant filmsThin Solid Films 462463 (2004) 227 230Film A (carbon-based), Film B (silica-based) porous films为避免基底和表面的影响 取压痕深度为膜厚的1/10 到1/5处的数据, A的平均硬度和杨氏模量分 别为0.16和4.17GPa,B的平 均硬度和杨氏模量分别为 0.52和3.78GPa. the spontaneous bond Contraction of a film Surface may result in ultrahigh hardness atthe film surface刻痕带测试后,通过光学显微镜观察薄膜和底层不会发生剥落小结为得到理想低介电材料通常从以下方面着 手研究:1.选择合适的绝缘材料.2.采用恰当的合成工艺.3.通过物理或化学方法改善材料的机械特性 和电学性质.