Altera FPGA 下载配置很多兄弟对于 CPLD 下 JTAG 的下载很熟悉了,可转到 FPGA 来的时候,多多少少有些迷惑,怎么出现配置芯片了,为什么要用不同的下载电缆,不同的下载模式?我就自己知道的一点东西谈一些个人的见解,并发一些资料.1.FPGA 器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。AS 由 FPGA 器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS 系列.如 EPCS1,EPCS4 配置器件专供 AS 模式，目前只支持 Cyclone 系列。使用 Altera 串行配置器件来完成。Cyclone器件处于主动地位，配置器件处于从属地位。配置数据通过 DATA0引脚送入 FPGA。配置数据被同步在 DCLK 输入上，1 个时钟周期传送 1 位数据。(见附图)PS 则由外部计算机或控制器控制配置过程。通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件来完成，在 PS 配置器件，配置数据从外部储存部件，通过 DATA0 引脚送入 FPGA。配置数据在DCLK 上升沿锁存，1 个时钟周期传送 1 位数据。(见附图)JTAG 接口是一个业界标准,主要用于芯片测试等功能,使用 IEEE Std 1149.1 联合边界扫描接口引脚，支持 JAM STAPL 标准，可以使用 Altera 下载电缆或主控器来完成。FPGA 在正常工作时，它的配置数据存储在 SRAM 中，加电时须重新下载。在实验系统中，通常用计算机或控制器进行调试，因此Jinchutou.com可以使用 PS。在实用系统中，多数情况下必须由 FPGA 主动引导配置操作过程，这时 FPGA 将主动从外围专用存储芯片中获得配置数据，而此芯片中 fpga 配置信息是用普通编程器将设计所得的 pof 格式的文件烧录进去。专用配置器件：epc 型号的存储器常用配置器件：epc2,epc1,epc4,epc8,epc1441(现在好象已经被逐步淘汰了)等对于 cyclone cycloneII 系列器件,ALTERA 还提供了针对 AS 方式的配置器件,EPCS 系列.如 EPCS1,EPCS4 配置器件也是串行配置的.注意,他们只适用于 cyclone 系列.除了 AS 和 PS 等单 BIT 配置外，现在的一些器件已经支持 PPS，FPS等一些并行配置方式，提升了配置速度。当然所外挂的电路也和 PS有一些区别。还有处理器配置比如 JRUNNER 等等，如果需要再baidu 吧，至少不下十种。比如 Altera 公司的配置方式主要有Passive Serial(PS),Active Serial(AS),Fast Passive Parallel(FPP),Passive Parallel Synchronous(PPS),Passive Parallel Asynchronous(PPA),Passive Serial Asynchronous(PSA),JTAG 等七种配置方式，其中 Cyclone 支持的配置方式有 PS，AS，JTAG 三种.2 对 FPGA 芯片的配置中，可以采用 AS 模式的方法，如果采用 EPCS的芯片，通过一条下载线进行烧写的话，那么开始的nCONFIG,nSTATUS应该上拉，要是考虑多种配置模式，可以采用跳Jinchutou.com线设计。让配置方式在跳线中切换,上拉电阻的阻值可以采用 10K3,在 PS 模式下 tip:如果你用电缆线配置板上的 FPGA 芯片,而这个FPGA 芯片已经有配置芯片在板上,那你就必须隔离缆线与配置芯片的信号.(祥见下图).一般平时调试时不会把配置芯片焊上的,这时候用缆线下载程序.只有在调试完成以后,才把程序烧在配置芯片中, 然后将芯片焊上.或者配置芯片就是可以方便取下焊上的那种.这样出了问题还可以方便地调试.在 AS 模式下 tip: 用过一块板子用的 AS 下载，配置芯片一直是焊在板子上的，原来 AS 方式在用线缆对配置芯片进行下载的时候，会自动禁止对 FPGA 的配置，而 PS 方式需要电路上隔离。4，一般是用 jtag 配置 epc2 和 flex10k,然后 epc2 用 ps 方式配置flex10k.这样用比较好.（这是我在网上看到的,可以这样用吗?怀疑中）望达人告知.5,下载电缆,Altera 下的下载电缆分为 byteblaster 和byteblasterMV,以及 ByteBlaster II,现在还推出了基于 USB-blaster.由于 BB 基本已经很少有人使用,而 USB-Blaster 现在又过于昂贵,这里就说一下 BBII 和 BBMV 的区别.BBII 支持多电压供电 5.5v,3.3v,2.5v,1.8v;BBII 支持三种下载模式:AS,可对 Altera 的 As 串行配置芯片(EPCS系列)进行编程 PS,可对 FPGA 进行配置 JTAG,可对 FPGA,CPLD,即Altera 配置芯片(EPC 系列)编程而 BBMV 只支持 PS 和 JTAG6,一般在做 FPGA 实验板,(如 cyclone 系列)的时候,用 AS+JTAG 方式,这Jinchutou.com样可以用 JTAG 方式调试,而最后程序已经调试无误了后,再用 AS 模式把程序烧到配置芯片里去,而且这样有一个明显的优点,就是在 AS模式不能下载的时候,可以利用 Quartus 自带的工具生成 JTAG 模式下可以利用的 jic 文件来验证配置芯片是否已经损坏,方法祥见附件(这是骏龙的人写的,摘自咱们的坛子,如有版权问题,包涵包涵).7.Altera 的 FPGA 可以通过单片机,CPLD 等加以配置,主要原理是满足 datasheet 中的时序即可,这里我就不多说了,有兴趣的朋友可以看看下面几篇文章,应该就能够明白是怎么回事了.8.配置时,quartus 软件操作部分：(1).assignmentdevicedevice&pin options选择configuration scheme,configuaration mode,configuration device,注意在不支持远程和本地更新的机器中 configuration mode 不可选择,而 configuration device 中会根据不同的配置芯片产生 pof 文件,如果选择自动,会选择最小密度的器件和适合设计(2).可以定义双口引脚在配置完毕后的作用,在刚才的 device&pin optiondual-purpose pins,可以在配置完毕后继续当 I/O 口使用(3).在 general 菜单下也有很多可钩选项,默认情况下一般不做改动,具体用法参见 altera configurationhandbook,volume2,sectionII.(4)关于不同后缀名的文件的适用范围:sof(SRAM Object File)当直接用 PS 模式下将配置数据下到 FPGA 里用到,USB BLASTER,MASTERBLASER,BBII,BBMV 适用,quartusII 会自Jinchutou.com动生成,所有其他的配置文件都是由 sof 生成的.pof(Programmer Object File)也是由 quartusII 自动生成的,BBII适用,AS 模式下将配置数据下到配置芯片中。rbf(Raw Binary File)用于微处理器的二进制文件.PS,FPP,PPS,PPA 配置下有用处。rpd(Raw Programing Data File)包含 bitstream 的二进制文件,可用 AS 模式配置,只能由 pof 文件生成。hex(hexadecimal file)这个就不多说了,单片机里很多。ttf(Tabular Text File)适用于 FPP,PPS,PPA,和 bit-wide PS 配置方式 sbf(Serial Bitstream File)用 PS 模式配置 Flex 10k 和 Flex6000 的 jam(Jam File)专门用于program,verigy,blank-checkjic 的用法 6 楼已经提到,在这里就不多说了ALTERA CPLD 器件的配置与下载一、 配置方式ALTERA CPLD 器件的配置方式主要分为两大类：主动配置方式和被动方式。主动配置方式由 CPLD 器件引导配置操作过程，它控制着外部存储器和初始化过程；而被动配置方式由外部计算机或控制器控制配置过程。根据数据线的多少又可以将 CPLD 器件配置方式分为并行配置和串行配置两类。经过不同组合就得到四种配置方式：主动串行配置（AS）、被动串行（PS）、被动并行同步（PPS）、被动并行异步（PPA）。我们没有必要对每一种配置方式都进行讲述，Jinchutou.com而是详细地来讲讲我们实验室中经常使用的方式：被动串行配置方式(PS)。以 FLEX10K 器件为例，我们首先对 PS 方式中使用到的引脚有个了解，它的主要配置引脚如下：MSEL1、MSEL0：输入；接地。nSTATUS：双向漏极开路；命令状态下器件的状态输出。加电后，FLEX10K 立即驱动该引脚到低电位，然后在 100ms 内释放掉它，nSTATUS 必须经过 1.0k 电阻上拉到 Vcc，如果配置中发生错误，FLEX10K 将其拉低。nCONFIG：输入；配置控制输入。低电位使 FLEX10K 器件复位，在由低到高的跳变过程中启动配置。CONF_DONE：双向漏极开路；状态输出。在配置期间，FLEX10K 将其驱动为低。所有配置数据无误差接收后，FLEX10K 将其置为三态，由于有上拉电阻，所以将变为高电平，表示配置成功。状态输入。输入高电位引导器件执行初始化过程并进入用户状态。 CONF_DONE 必须经过 1.0k 电阻上拉到 Vcc，而且可以将外电路驱动为低以延时 FLEX10K 初始化过程。DCLK：输入；为外部数据源提供时钟。Jinchutou.comnCE：输入；FLEX10K 器件使能输入，nCE 为低时使能配置过程，而且为单片配置时，nCE 必须始终为低。nCEO：输出（专用于多片器件）；FLEX10K 配置完成后，输出为低。在多片级联配置时，驱动下一片的 nCE 端。DATA0：输入；数据输入，在 DATA0 引脚上的一位配置数据。在被动串行配置（PS）方式中，由 ByteBlaster、FLEX 下载电缆或微处理器产生一个由低到高的跳变送到 nCONFIG 引脚，然后微处理器或编程硬件将配置数据送到 DATA0 引脚，该数据锁存至CONF_DONE 变为高电位，它是先将每字节的最低位 LSB 送到 FLEX10K器件。CONF_DONE 变为高电位后，DCLK 必须多余的 10 个周期来初始化该器件，器件的初始化是由下载电缆自动执行的。在 PS 方式中没有握手信号，所以配置时钟的工作频率必须低于 10MHz。在多器件 PS 方式下，第一片 FLEX10K 的 nCEO 引脚级联到下一片 FLEX10K 的 nCE 引脚。在一个时钟周期内，第二个 FLEX10K 器件开始配置，因此，对于微处理器或控制器来说，要转移的数据是透明的，电路如图 1。二、下载电缆 ByteBlaster 原理(PS 方式)ByteBlaster 下载电缆由以下几部分组成：Jinchutou.com与 PC 机并口相连的 25 针插头；与 PCB 板插座相连的 10 针插头；25针到 10 针的变换电路。ByteBlaster 有两种配置模式：被动串行模式（PS）常用来配置重构ACEX1K,APEX20K,FLEX10K，FLEX6000 等系列器件。边界扫描模式（JTAG）具有边界扫描电路的配置重构或在线编程。1. ByteBlaster25 针插头ByteB