|第九章触发器和时序逻辑电路9.1触发器.1.1概述序逻辑电路不仅具备组合递辑电路的基本功能,还必须具备去时刻的状态进行存储或记忆的功能。具备记忆功能的电路称存储电路,它主要由各类触发器组成。时序逻辑电路一航由组合路时序逻辑电路的基本单元是触友器，能的单元电路,它有0和1两种稳定状态。当无外界信号作用时,保持原伏杏不变在输入信号作用下,触发器可从一种状态翻转到古力触友器的电路符号示意,在逻辑表示中就是取反一“非“9,它有两个输出端,分别用Q和表示。要注意是在Q上加一条划线,在图中引出线上加一个小国框图如图9-1友器是一种具有记忆功的含义,即说明两个输出端的状态是相反的,当Q=0时,=1l;,反之,当Q-1时,=0。触发器一般有1个以上的输入端,此外还有一个触发信号输入端。F一页返团9.1触发器性发器种类很多,根据电路结构,可分为基本触发器、同步E从触发器和边沿触发器等,根据逻辑功能,又可分为发嚣、JK触发器、D触发器和T触发器等。9.1.2吊义触友器功介绍1.基本R触发器|基本RS触友器结构最为简单是其它各种触发器的基本单元1电路组成国9-3La)所示是由两个与非口组成的基本RS触发器。它由两个与非门电路交叉连接而成。其画即是两个输入端,Q和是两个互补的输出端,通常规定端的状态为触发器的状态。(2)工作原理上一页“工一页“返团9.1触发器=0时,触发器置1。砚=0,与非门G1的输出高电平1,使输出0=0,即触发器被置涓的1状怪时,电路同样保持1状态。招为是圭端为置0端，乙秘清零端或复位缘。3万当T=1时,触发器保持原;=0,T=1的0状态时,Q=0反馈到G2的输入蹦,使与非门G2的输出=双反馈到G1的输入端,这样,与非门G1的输入都为高电输出0=0,即电路保持0状态;若触发器原处于_Q=1,=0古反馈到G1的输入端,Q竭电平,将触发器置L,所以称电平有效。?因,=0,与非门G2的输留出0=0,即触发器被置二反馋到G1的输入端,Q端F,将触发器置0,所以称伟态不变。若触发器原处于Q上一页“工一页“返团妮9-1是由与表示触发器在接发器在接政信号的迎猷收信号之前所处的状态,称为初杏Q后建立的新的稳定状态,称为次态。“X“号表卵输入信号消失后舷发器状态叶能是0n,知:基本RS触发器有两个状杏它可以直接置,并具有记友器上一页“工一页“返团9.1触发器在向步信号到达时像心盛克吊一琪脉冶信号。这种受时钟信号基本RS发器那桐(1电路结构国9-4是同步RS触发器的递辑G1、G2构成基本RS触发器,在G3、G4,它们构成导引电路,5端和置“07,P,为协调各部分的动作,常常要求标些触发器作。因此,必须引入同步信号,使这些触发器只有按输入信号改变状态。通常把这个同步信号史做时钟脉冲,或称为时钟信号,简称时铁,用CP表示。渊制的触发器统称为时钟触发器,以区别于的目接置位、复位符发器。,在图中可以看到“与非“t基础上,又加了两个“与非“它们的输入端S,R分别是置河制作用的信号输入端,称为时脉冲端。在脉冲数字电路中,经常用同一个时钟脉冲信号来控触发器的翻转时刻。这个时信号,也可以是负脉冲(低电平)信号。本同步RS触发器俭吹沥信号可以是正脉沥(高电上一页“工一页“返团9.1触发器刍SlR一0时,G1送一个置“1“的门G4输出为“17,当5二0、R一1旷,G2送一个置“1“的G3输出为“1“,使“写非”门G3输出为“U”名“与非“门低电平(负脉冲,使Q二1同时“与非“使得二0,同步RS触发器被置位。向“与非“门“与非“门G4输出为“0“低电平(负脉冲,使二1;同得Q二0,同步RS触发器被复位。时“与非“门当5一R一0时,使“与非“门G3、G4输出为“1“,基本RS触发器保持原状,也就是同步RS触发器保持原状。当5一R一1时,将使“与非“门G3、G4输出均为“0“,使Q和端都为“1“,待时钟脉冲过后】触发器的状态是礼确定胺:回9.1触发器此,这种情况是不允许的。有专门的异步置位制。,铁信置位端,将称为异步复位端触发器在时铁信号控制或将触发器置位或时应使和接高电平。但在实际使用过程中,月该同步RS触发器的特性表如如9步RS触发器的过程中,有时还需要在CP信号来到之预先置成指定的状态,为此在实用的同步RS触发器上咯触发器置“1“或置所以,将称为异步罚9-下正常工作复位应当在CP二0的状态下进行,否则当或返回高电平以后预置的状态不一定能保存下来。3)动作特点当CP三1的全部时刻,输入端5和R的信号都能通过“与非“门G3、上一页工一页返团9.1触发器干扰能力。状态变化发生在时钟脉沪的上升沿,就称为上升触发;反之,如果触发器的状态变化发生在时钟4加到基本RS触发器上,所以在CP三1的全部时间里,输入端R的变化都将引起触发器输出状态的变化,这就是同步RS触发动作特点。显然CP二1的时间不能太长,否则将降低电路的“为了提高触发器的抗毛扰能力,在电路上又做了改进,使触发器的输出状态仅仅取汪于时钟脉汪到述的瞬问,如果触发器的沿触发或正边沿脉冲的下降沿,则称为下降沿或负边沿触发。这种触发器称为边沿触发器,相应的逻辑符号如国9-6所示。3异触发器邝触发器有两个输入控制端,分别用J名K表示辑功能齐全的触发器,它具有置0、置1、保持和翻转四种这是一种逻功能。它的逻辑符号如国9-7所示,分力上升沿触友和沿触友两种类型,使用时要根据触发器信号特点适当选择。上一页“工一页“返团9.1触发器寺钟脉汽CP来到后,Qn+1二0,n+1-l,触发寺钟脉沥CP来到后,Qn+1二1,n+1=0,触发脉iCP来到后,Qntl=Qn,n+l-n,触当J二1,K一1时,时铲脉冲硅来到启，Qn+1=n,n+1z0n触发器翻转。即若初态为0,则次态为1若初态为L,则次态为0。说明每加入一个时铁脉沥,触发器的状态就翻转一次,这种功能又称为计数功能。JK触发器的特性表如妮9-3所示。根据特性表列出逻辑表达式并化简,得到特性方程,Qn+1一Jn+Qn。可以看出JK触发器输入状态的任意组合都是允许的,而且在CP到来后,触发器的状态总是确定的。4.D触发器上一页“工一页_返团