电路与系统专业优秀论文电路与系统专业优秀论文 EoSEoS 中虚级联及中虚级联及 LCASLCAS 功能的芯片设计与功能的芯片设计与FPGAFPGA 实现实现关键词：数字传输网关键词：数字传输网 链路容量调整链路容量调整 虚级联虚级联 芯片设计芯片设计 集成化设计集成化设计摘要：随着 Internet 技术的持续发展和宽带接入网建设的不断深入，数据业务 流量飞速增长，已经成为电信市场的主体之一。但是，纯 IP 网络尚达不到公用 传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系 （SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称 之为 EoS 技术。EoS 技术的出现，较好的实现了数据业务在 SDH 网络中的高效 传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联 （Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网 数据传输开辟大小合适的 SDH 通道，解决了以太网和 SDH 净荷速率的不匹配， 并增加 SDH 传送网的通道颗粒，提高了 SDH 网络带宽利用率；其二，基于虚级 联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提 高 SDH 链路的利用率。 基于对虚级联和 LCAS 的分析研究，作者提出了一种 切实可行、经济有效的实现 EoS 系统中虚级联和 LCAS 集成化设计方案。在此基 础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS 功能的芯片级设计 和 FPGA 实现。 首先，文章介绍了 EoS 系统中 SDH、虚级联及 LCAS 等技术的 细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使 能控制模块、开销处理等部分的设计，并使用 Verilog HDL 的可综合子集实现 了各部分的 RTL 级硬件描述，并按照功能要求编写测试平台给出了仿真结果。 文章介绍了作者采用的 FPGA 实现流程，并实现了基于 FPGA 环境下的综合、布 局规划、布局布线流程。最后，在以上 FPGA 设计实现的基础上，分析了设计中 的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下 （Top-Down）的设计方法，通过 RTL 级 Verilog HDL 完成了芯片的硬件描述。 在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、 布局规划、布局布线及 FPGA 下载配置。采用 Mentor Graphics Inc的 Modelsim 进行仿真，采用 Synplicity Inc的 Synplify Pro81 完成设计综 合，ISE91i 提供了 Modelsim 和 Synplify 的软件接口，可在 ISE91i 中予 以直接启动。用 ISE91i 自带的布局规划器和 FPGA 底层编辑器分别完成布局 规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA 器件的性价比，选 用 Xilinx 公司 Spartan-3E 系列的 XC3S500E-4FG320C 器件完成了该芯片的 FPGA 实现。将物理实现生成的下载文件写入到 FPGA 的 E2PROM 之后，采用 Xilinx Spartan3E Starter Kit 开发板进行芯片实现。 本文的主要贡献为： 给出了该芯片完整的设计方案，完成了 EoS 系统中虚级联与 LCAS 的集成化设计； 完成了 SDRAM 控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现； 作者较好地解决了设计中的亚稳态问题。正文内容正文内容随着 Internet 技术的持续发展和宽带接入网建设的不断深入，数据业务流 量飞速增长，已经成为电信市场的主体之一。但是，纯 IP 网络尚达不到公用传 输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系 （SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称 之为 EoS 技术。EoS 技术的出现，较好的实现了数据业务在 SDH 网络中的高效 传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联 （Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网 数据传输开辟大小合适的 SDH 通道，解决了以太网和 SDH 净荷速率的不匹配， 并增加 SDH 传送网的通道颗粒，提高了 SDH 网络带宽利用率；其二，基于虚级 联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提 高 SDH 链路的利用率。 基于对虚级联和 LCAS 的分析研究，作者提出了一种 切实可行、经济有效的实现 EoS 系统中虚级联和 LCAS 集成化设计方案。在此基 础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS 功能的芯片级设计 和 FPGA 实现。 首先，文章介绍了 EoS 系统中 SDH、虚级联及 LCAS 等技术的 细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使 能控制模块、开销处理等部分的设计，并使用 Verilog HDL 的可综合子集实现 了各部分的 RTL 级硬件描述，并按照功能要求编写测试平台给出了仿真结果。 文章介绍了作者采用的 FPGA 实现流程，并实现了基于 FPGA 环境下的综合、布 局规划、布局布线流程。最后，在以上 FPGA 设计实现的基础上，分析了设计中 的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下 （Top-Down）的设计方法，通过 RTL 级 Verilog HDL 完成了芯片的硬件描述。 在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、 布局规划、布局布线及 FPGA 下载配置。采用 Mentor Graphics Inc的 Modelsim 进行仿真，采用 Synplicity Inc的 Synplify Pro81 完成设计综 合，ISE91i 提供了 Modelsim 和 Synplify 的软件接口，可在 ISE91i 中予 以直接启动。用 ISE91i 自带的布局规划器和 FPGA 底层编辑器分别完成布局 规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA 器件的性价比，选 用 Xilinx 公司 Spartan-3E 系列的 XC3S500E-4FG320C 器件完成了该芯片的 FPGA 实现。将物理实现生成的下载文件写入到 FPGA 的 E2PROM 之后，采用 Xilinx Spartan3E Starter Kit 开发板进行芯片实现。 本文的主要贡献为： 给出了该芯片完整的设计方案，完成了 EoS 系统中虚级联与 LCAS 的集成化设计； 完成了 SDRAM 控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现； 作者较好地解决了设计中的亚稳态问题。 随着 Internet 技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞 速增长，已经成为电信市场的主体之一。但是，纯 IP 网络尚达不到公用传输网 的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下 传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS 技 术。EoS 技术的出现，较好的实现了数据业务在 SDH 网络中的高效传输，最大 程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes- LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的 SDH 通道，解决了以太网和 SDH 净荷速率的不匹配，并增加 SDH 传送网的 通道颗粒，提高了 SDH 网络带宽利用率；其二，基于虚级联的 LCAS，则可以根 据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH 链路的利用率。基于对虚级联和 LCAS 的分析研究，作者提出了一种切实可行、经济有效的 实现 EoS 系统中虚级联和 LCAS 集成化设计方案。在此基础上，进行了功能定义 及模块划分，进而完成虚级联和 LCAS 功能的芯片级设计和 FPGA 实现。 首先， 文章介绍了 EoS 系统中 SDH、虚级联及 LCAS 等技术的细节。随后，又详细地介 绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制模块、开销处理等 部分的设计，并使用 Verilog HDL 的可综合子集实现了各部分的 RTL 级硬件描 述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的 FPGA 实现流程，并实现了基于 FPGA 环境下的综合、布局规划、布局布线流程。 最后，在以上 FPGA 设计实现的基础上，分析了设计中的亚稳态问题，给出了解 决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计方法，通 过 RTL 级 Verilog HDL 完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发 环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA 下载配置。采用 Mentor Graphics Inc的 Modelsim 进行仿真，采用 Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了 Modelsim 和 Synplify 的软件接口，可在 ISE91i 中予以直接启动。用 ISE91i 自带的布局规划器和 FPGA 底层编辑器分别完成布局规划和布局布线。 综合考虑该项设计的规模及各供应商 FPGA 器件的性价比，选用 Xilinx 公司 Spartan-3E 系列的 XC3S500E-4FG320C 器件完成了该芯片的 FPGA 实现。将物理 实现生成的下载文件写入到 FPGA 的 E2PROM 之后，采用 Xilinx Spartan3E Starter Kit 开发板进行芯片实现。 本文的主要贡献为：给出了该芯片完整 的设计方案，完成了 EoS 系统中虚级联与 LCAS 的集成化设计；完成了 SDRAM 控 制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解 决了设计中的亚稳态问题。 随着 Internet 技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞 速增长，已经成为电信市场的主体之一。但是，纯 IP 网络尚达不到公用传输网 的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下 传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS 技 术。EoS 技术的出现，较好的实现了数据业务在 SDH 网络中的高效传输，最大 程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes- LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合 适的 SDH 通道，解决了以太网和 SDH 净荷速率的不匹配，并增加 SDH 传送网的 通道颗粒，提高了 SDH 网络带宽利用率；其二，基于虚级联的 LCAS，则可以根 据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH 链路的利用率。基于对虚级联和 LCAS 的分析研究，作者提出了一种切实可行、经济有效的