计算机应用技术专业优秀论文计算机应用技术专业优秀论文 体系结构级低能耗体系结构级低能耗 CacheCache 和动态电和动态电压缩放技术研究压缩放技术研究关键词：计算机系统设计关键词：计算机系统设计 低能耗设计低能耗设计 体系结构级体系结构级 CacheCache 处理器处理器 动态电压缩动态电压缩 放放 自适应算法自适应算法 运行程序段运行程序段摘要：随着集成电路制造技术的持续发展，芯片的集成度和工作速度不断增加， 功耗密度显著增大，功耗已经成为计算机系统设计中与性能同等重要的首要设 计约束。在现代计算机系统中，处理器速度远远高于存储器速度，Cache 作为 处理器与主存之间的重要桥梁，在计算机系统的性能优化中发挥着重要作用， 但 Cache 也占据着处理器的大部分能耗。处理器及其 Cache 存储器是整个计算 机系统能耗的主要来源，降低其能耗对于优化计算机系统，特别是嵌入式系统， 有着重要的意义。 本文主要研究体系结构级的低能耗技术，利用优化 Cache 结构和动态电压缩放两种技术来实现处理器及其 Cache 的低能耗。本文首先详 细地分析了低能耗 Cache 技术的研究现状，将该技术总结为基于模块分割的方 法、基于路预测的方法、添加一级小 Cache 的方法、优化标识比较的方法和动 态可重构 Cache 的方法等五大类，并在此基础上，提出了带有效位预判的部分 标识比较 Cache、带有效位判别的分离比较 Cache、基于程序段的可重构 Cache 等三种 Cache 结构。然后从不同的实现层面分析比较了现有的电压缩放技术及 其缩放算法，提出了一种基于程序段的动态电压缩放算法。最后结合可重构 Cache 和动态电压缩放技术，提出了一种基于程序段的可重构 Cache 及处理器 电压自适应算法。本文通过仿真实验证明了上述几种方法的有效性。 本文所 取得的研究成果主要有： 1一种带有效位预判的部分标识比较 Cache(PTC- V Cache)。组相联 Cache 实现了高命中率，但同时也带来了更多的能耗。本文 针对组相联 Cache，提出了一种带有效位预判的部分标识比较 Cache，它能够有 效地节省 Cache 中信号放大器和位线的能耗。结果表明，PTC-V Cache 平均能 够节省指令 Cache 中约 55的能耗。 2一种带有效位判别的分离比较 Cache(SC-V Cache)。该 Cache 基于路暂停 Cache 结构，在此基础上，设计了有 效位判断和分离标识比较器。它能缩短标识比较的时间，并且减少对无效数据 块读取的能耗，以确保同时获得高性能和低能耗。该方案很大程度上节省了路 暂停 Cache 的平均能耗，尤其对于大容量 Cache。 3一种基于程序段的可 重构 Cache 自适应算法 PBSTA。该算法使用建立在指令工作集签名基础上的程 序段监测状态机来判断程序段是否发生变化，并做出容量调整决定：在程序段 内，该算法使用容量调整状态机来指导 Cache 进行容量调整。与先前的算法相 比，该算法不仅有效地降低了 Cache 存储系统的能耗，而且减少了不必要的重 构所带来的性能损失。 4一种基于程序段的动态电压缩放算法 PBVSA。该 算法使用程序段监测状态机来判断程序段是否发生变化，并做出 CPU 电压和频 率调整决定，在程序段内，该算法通过计算该程序段的频率缩放因子 (片外 工作时间与片上工作时间的比例关系)来设定 CPU 的电压和频率。结果表明，该 算法在保证系统性能的前提下，有效地降低了处理器的能耗。 5一种基于程 序段的可重构 Cache 与处理器电压自适应算法 CVPBSTA。该算法结合 PBSTA 算 法与 PBVSA 算法的特点，使用程序段监测状态机来判断程序段是否发生变化， 并做出 Cache 容量及 CPU 电压和频率的调整决定。在程序段内，该算法采用了与 PBSTA 相似的 Cache 容量调整策略和与 PBVSA 相似的 CPU 电压和频率调整策 略，先后对 Cache 容量及 CPU 电压和频率进行调整。结果表明，该算法在保证 性能的前提下，更大程度上地节省了系统的能耗。正文内容正文内容随着集成电路制造技术的持续发展，芯片的集成度和工作速度不断增加， 功耗密度显著增大，功耗已经成为计算机系统设计中与性能同等重要的首要设 计约束。在现代计算机系统中，处理器速度远远高于存储器速度，Cache 作为 处理器与主存之间的重要桥梁，在计算机系统的性能优化中发挥着重要作用， 但 Cache 也占据着处理器的大部分能耗。处理器及其 Cache 存储器是整个计算 机系统能耗的主要来源，降低其能耗对于优化计算机系统，特别是嵌入式系统， 有着重要的意义。 本文主要研究体系结构级的低能耗技术，利用优化 Cache 结构和动态电压缩放两种技术来实现处理器及其 Cache 的低能耗。本文首先详 细地分析了低能耗 Cache 技术的研究现状，将该技术总结为基于模块分割的方 法、基于路预测的方法、添加一级小 Cache 的方法、优化标识比较的方法和动 态可重构 Cache 的方法等五大类，并在此基础上，提出了带有效位预判的部分 标识比较 Cache、带有效位判别的分离比较 Cache、基于程序段的可重构 Cache 等三种 Cache 结构。然后从不同的实现层面分析比较了现有的电压缩放技术及 其缩放算法，提出了一种基于程序段的动态电压缩放算法。最后结合可重构 Cache 和动态电压缩放技术，提出了一种基于程序段的可重构 Cache 及处理器 电压自适应算法。本文通过仿真实验证明了上述几种方法的有效性。 本文所 取得的研究成果主要有： 1一种带有效位预判的部分标识比较 Cache(PTC- V Cache)。组相联 Cache 实现了高命中率，但同时也带来了更多的能耗。本文 针对组相联 Cache，提出了一种带有效位预判的部分标识比较 Cache，它能够有 效地节省 Cache 中信号放大器和位线的能耗。结果表明，PTC-V Cache 平均能 够节省指令 Cache 中约 55的能耗。 2一种带有效位判别的分离比较 Cache(SC-V Cache)。该 Cache 基于路暂停 Cache 结构，在此基础上，设计了有 效位判断和分离标识比较器。它能缩短标识比较的时间，并且减少对无效数据 块读取的能耗，以确保同时获得高性能和低能耗。该方案很大程度上节省了路 暂停 Cache 的平均能耗，尤其对于大容量 Cache。 3一种基于程序段的可 重构 Cache 自适应算法 PBSTA。该算法使用建立在指令工作集签名基础上的程 序段监测状态机来判断程序段是否发生变化，并做出容量调整决定：在程序段 内，该算法使用容量调整状态机来指导 Cache 进行容量调整。与先前的算法相 比，该算法不仅有效地降低了 Cache 存储系统的能耗，而且减少了不必要的重 构所带来的性能损失。 4一种基于程序段的动态电压缩放算法 PBVSA。该 算法使用程序段监测状态机来判断程序段是否发生变化，并做出 CPU 电压和频 率调整决定，在程序段内，该算法通过计算该程序段的频率缩放因子 (片外 工作时间与片上工作时间的比例关系)来设定 CPU 的电压和频率。结果表明，该 算法在保证系统性能的前提下，有效地降低了处理器的能耗。 5一种基于程 序段的可重构 Cache 与处理器电压自适应算法 CVPBSTA。该算法结合 PBSTA 算 法与 PBVSA 算法的特点，使用程序段监测状态机来判断程序段是否发生变化， 并做出 Cache 容量及 CPU 电压和频率的调整决定。在程序段内，该算法采用了 与 PBSTA 相似的 Cache 容量调整策略和与 PBVSA 相似的 CPU 电压和频率调整策 略，先后对 Cache 容量及 CPU 电压和频率进行调整。结果表明，该算法在保证 性能的前提下，更大程度上地节省了系统的能耗。 随着集成电路制造技术的持续发展，芯片的集成度和工作速度不断增加，功耗 密度显著增大，功耗已经成为计算机系统设计中与性能同等重要的首要设计约束。在现代计算机系统中，处理器速度远远高于存储器速度，Cache 作为处理 器与主存之间的重要桥梁，在计算机系统的性能优化中发挥着重要作用，但 Cache 也占据着处理器的大部分能耗。处理器及其 Cache 存储器是整个计算机 系统能耗的主要来源，降低其能耗对于优化计算机系统，特别是嵌入式系统， 有着重要的意义。 本文主要研究体系结构级的低能耗技术，利用优化 Cache 结构和动态电压缩放两种技术来实现处理器及其 Cache 的低能耗。本文首先详 细地分析了低能耗 Cache 技术的研究现状，将该技术总结为基于模块分割的方 法、基于路预测的方法、添加一级小 Cache 的方法、优化标识比较的方法和动 态可重构 Cache 的方法等五大类，并在此基础上，提出了带有效位预判的部分 标识比较 Cache、带有效位判别的分离比较 Cache、基于程序段的可重构 Cache 等三种 Cache 结构。然后从不同的实现层面分析比较了现有的电压缩放技术及 其缩放算法，提出了一种基于程序段的动态电压缩放算法。最后结合可重构 Cache 和动态电压缩放技术，提出了一种基于程序段的可重构 Cache 及处理器 电压自适应算法。本文通过仿真实验证明了上述几种方法的有效性。 本文所 取得的研究成果主要有： 1一种带有效位预判的部分标识比较 Cache(PTC- V Cache)。组相联 Cache 实现了高命中率，但同时也带来了更多的能耗。本文 针对组相联 Cache，提出了一种带有效位预判的部分标识比较 Cache，它能够有 效地节省 Cache 中信号放大器和位线的能耗。结果表明，PTC-V Cache 平均能 够节省指令 Cache 中约 55的能耗。 2一种带有效位判别的分离比较 Cache(SC-V Cache)。该 Cache 基于路暂停 Cache 结构，在此基础上，设计了有 效位判断和分离标识比较器。它能缩短标识比较的时间，并且减少对无效数据 块读取的能耗，以确保同时获得高性能和低能耗。该方案很大程度上节省了路 暂停 Cache 的平均能耗，尤其对于大容量 Cache。 3一种基于程序段的可 重构 Cache 自适应算法 PBSTA。该算法使用建立在指令工作集签名基础上的程 序段监测状态机来判断程序段是否发生变化，并做出容量调整决定：在程序段 内，该算法使用容量调整状态机来指导 Cache 进行容量调整。与先前的算法相 比，该算法不仅有效地降低了 Cache 存储系统的能耗，而且减少了不必要的重 构所带来的性能损失。 4一种基于程序段的动态电压缩放算法 PBVSA。该 算法使用程序段监测状态机来判断程序段是否发生变化，并做出 CPU 电压和频 率调整决定，在程序段内，该算法通过计算该程序段的频率缩放因子 (片外 工作时间与片上工作时间的比例关系)来设定 CPU 的电压和频率。结果表明，该 算法在保证系统性能的前提下，有效地降低了处理器的能耗。 5一种基于程 序段的可重构 Cache 与处理器电压自适应算法 CVPBSTA。该算法结合 PBSTA 算 法与 PBVSA 算法的特点，使用程序段监测状态机来判断程序段是否发生变化， 并做出 Cache 容量及 CPU 电压和频率的调整决定。在程序段内，该算法采用了 与 PBSTA 相似的 Cache 容量调整策略和与 PBVSA 相似的 CPU 电压和频率调整策 略，先后对 Cache 容量及 CPU 电压和频率进行调整。结果表明，该算法在保证 性能的前提下，更大程度上地节省了系统的能耗。 随着集成电路制造技术的持续发展，芯片的集成度和工作速度不断增加，功耗 密度显著增大，功耗已经成为计算机系统设计中与性能同等重要的首要设计约