2.1 2.1 算术逻辑单元算术逻辑单元2.2 2.2 触发器触发器2.3 2.3 寄存器寄存器第二章 微型计算机的基本组成电路2.6 2.6 存储器存储器2.5 2.5 总线结构总线结构2.4 2.4 三态输出电路三态输出电路Date1浙江工程学院信电学院 2.1 算术逻辑单元 这个部件既能进行二进制数的四则运算 ，也能进行布尔代数的逻辑运算。 ALU的符号一般画成下图所示。A和B为 两个二进制数，S为其运算结果，Control 为控制信号。Date2浙江工程学院信电学院 2.2 触发器2.2.1 2.2.1 RSRS触发器触发器2.2.2 2.2.2 D D触发器触发器2.2.3 2.2.3 JKJK触发器触发器退出退出Date3浙江工程学院信电学院 2.2.1 RS触发器电 路 组 成 和 逻 辑 符 号信号输入端，低电平有效 。信号输出端， Q=0、Q=1的状态称复位 状态，Q=1、 Q=0的状态称置位状态，Date4浙江工程学院信电学院 工作原理R SQ0 11R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1, S 端称为触发器的置1端或置位端。 R=1、S=0时：由于S=0，不 论原来Q为0还是1，都有Q=0 ,R端称为触发器的置0端或复位 端。Date5浙江工程学院信电学院 2.2.2 D触发器（D锁存器）将S=D、R=D代入同步RS触发器,当D端为高电位时，S 端为高电位，而通过非门后加到R端的就是低位，所以此 时Q端就是高电位，称为置位。同理，当D端为低电位时 ，可得Q端是低电位，称为复位。Date6浙江工程学院信电学院 逻辑符号Date7浙江工程学院信电学院 边沿触发器仅仅增加了一个RC微分电路，它能使方波电压 信号的前沿产生正尖峰后沿产生负尖峰。这样，在D端输 入信号建立之后，当时标脉冲的前沿到达的瞬间，触发器 才产生翻转动作。 触发器的预置和清除：在一些电路中 ，有时需要预先给某个触发器置位(即置1)或清除(即置0)， 而与时标脉冲以及D输入端信号无关，这就是所谓预置和清 除。Date8浙江工程学院信电学院 2、JK触发器JK触发器是组成计数器的理想记忆元件，JK触发器 在RS触发器前面增加两个与门，并从输出到输入(与门的 输入端)作交叉反馈，即可得到JK触发器Date9浙江工程学院信电学院 特性表JK=00时不变JK=01时置0JK=10时置1JK=11时翻转Date10浙江工程学院信电学院 2.3 寄存器2.3.1 2.3.1 缓冲寄存器缓冲寄存器2.3.4 2.3.4 累加器累加器2.3.2 2.3.2 移位寄存器移位寄存器2.3.3 2.3.3 计数器计数器Date11浙江工程学院信电学院 在数字电路中，用来存放二进制数据或代码的电路称 为寄存器。在数字电路中，用来存放二进制数据或代码的电路称 为寄存器。按照功能的不同，可将寄存器分为基本寄存器和移位 寄存器两大类。基本寄存器只能并行送入数据，需要 时也只能并行输出。移位寄存器中的数据可以在移位 脉冲作用下依次逐位右移或左移，数据既可以并行输 入、并行输出，也可以串行输入、串行输出，还可以 并行输入、串行输出，串行输入、并行输出，十分灵 活，用途也很广。Date12浙江工程学院信电学院 2.3.1 缓冲寄存器其基本工作原理为：设有一个二进制数，共有4位数：X=X3X2X1X0要存到这个缓冲寄存器中去，此寄存器是由四个D触发器组成的。将X3、X2、 X1，X0入分别送到各个触发器的D3, D2 , D1 ,D0端去，只要CLK的正前沿还未 到来，则Q0 , Q1, Q2 , Q3 就不受X3、X2、X1，X0的影响而保持其原有的数 据。只有当CLK的正前沿来到时， Q0 , Q1, Q2 , Q3才接受D0， D1 , D2 , D3 的影响，而变成： Q0 D0, Q1 D1, Q2 D2 , Q3 D3结果就是Q= Q3 Q2 Q1 Q0= X3X2X1X0Date13浙江工程学院信电学院 在X0端送入数据(0或1)后，如LOAD端(以 下简称为L端)为低电位，则右边的与门被 阻塞， X0过不去，而原来已存在此位中 的数据由Q0送至左边的与门。此与门的 另一端输入从非门引来的与L端反相的电 平，即高电位。所以Q0的数据，可以通 过左边的与门，再经或门而送达D0端。 这就形成自锁，即既存的数据能够可靠地 存在其中而不会丢失。如L端为高电位， 则左边与门被阻塞而右边与门可让X0通 过，这样Q0的既存数据不再受到自锁， 而X0可以到达D0端。只要CLK的正前沿 一到达， X0即被送到Q0去，这时就叫做 装入(LOAD)。一旦装入之后，L端又降 至低电平，则利用左边的与门， X0就能 自锁而稳定地存在Q0 中。Date14浙江工程学院信电学院 Date15浙江工程学院信电学院 2.3.2 移位寄存器1、单向移位寄存器并行输出4位右移 移位寄存器移位寄存器的用处：移位寄存器能将其所贮存的数据逐位 向左或向右移动，以达到计算机在运行过程中所需的功能 ，例如用来判断最左边的位是0或1等等。Date16浙江工程学院信电学院 Date17浙江工程学院信电学院 并行输出4位左移 移位寄存器Date18浙江工程学院信电学院 Date19浙江工程学院信电学院 单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操 作下，可以依次右移或左移。 （2）n位单向移位寄存器可以寄存n位二进制 代码。n个CP脉冲即可完成串行输入工作，此 后可从Q0Qn-1端获得并行的n位二进制数码 ，再用n个CP脉冲又可实现串行输出操作。 （3）若串行输入端状态为0，则n个CP脉冲后 ，寄存器便被清零。Date20浙江工程学院信电学院 在数字电路中，能够记忆输入脉冲个数的电路称为计数器 。计 数 器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器二进制计数器 十进制计数器 N进制计数器 2.3.2 计数器Date21浙江工程学院信电学院 (1)行波汁数器(travelling wave counter)这种计数器的特 点是：第一个时钟脉冲促使其最低有效位(LSB)加1，由 0变1。第2个时钟脉冲促使最低有效位由1变0，同时推动 第二位，使其由0变1。同理，第2位由1变0时又去推动第 3位使其由0变1。这样有如水波前进一样逐位进位下去 。下图就是由JK触发器组成的行波计数器的工作原理图 。Date22浙江工程学院信电学院 （2）同步计数器：同步计数器是将时钟脉冲同时加到各位的触 发器的时钟输入端，而将前一位的输出端(Q)接到下一位的JK端 去。这样可以使计数器计数时间只相当于一个触发器的建立时 问tp，同步计数器在很多微型机中常被使用。Date23浙江工程学院信电学院 （3）环形计数器：根据起始状态设置的不同，在输入计数脉冲CP的作用下， 环形计数器的有效状态可以循环移位一个1，也可以循环移 位一个0。即当连续输入CP脉冲时，环形计数器中各个触发 器的Q端或端，将轮流地出现矩形脉冲。Date24浙江工程学院信电学院 (4)程序计数器(program counter)：程序计数器也是“个 行波计数器(也可用同步计数器)。不过它不但可以从0 开始计数，也可以将外来的数装入其中，这就需要一 个COUNT输入端，也要一个LOAD门。Date25浙江工程学院信电学院 累加器也是一个由多个触发器组成的多位寄存器累 加器的英文为accumulator译作累加器，是作为ALU运 算过程的代数和的临时存储处。累加器除了能装入及 输出数据外还能使储存器中的数据左移或右侈、所 以它又是一种移位寄存器。2.3.4 累加器Date26浙江工程学院信电学院 三态输出电路可以由两个或非门和两个NMOS晶体管 (T1，T2)及一个非门组成，如图所示。2.4 三态输出电路Date27浙江工程学院信电学院 当ENABLE(选通端)为高电位时，通过非门而加至两个 或非门的将为低电位，则两个或非门的输出状态将决定 于A端的电位。当A为高电位，G2就是低电位，而G1为 高电位，因而T1导通而T2截止，所以B端也呈现高电位； 当A为低电位， G2将呈现高电位而G1为低电位，因而T1 截止而T2导通，所以B也呈现低电依。这就是说，在选顶 端(ENBALE端)为高电位时A的两种可能电平(0和1)都可 以顺利地通到B输出去，即E1时B=A。 当选通端E为低电位时、通过非门加至两个或非门的将 为高电位。此时，无论A为高或低电位，两个或非门的输 出部是低屯伦即G1与G2 都是低电位。所以T1和T2同时 都是截止状态。这就是说，在选通端(E端)为低电位时， A端和B端是不相通的即它们之间存在着高阻状态。Date28浙江工程学院信电学院 2.5 总线结构Date29浙江工程学院信电学院 Date30浙江工程学院信电学院 ROM的分类掩膜ROM：不能改写 。PROM：只能改写一次。EPROM：可以改写多次 。存储器的分类RAM：在工作时既能从中读出（取出）信息，又能 随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息 ，且断电后其所存信息在仍能保持。2.6 存储器Date31浙江工程学院信电学院 2.6.1 ROM的结构及工作原理1、ROM的结构存储容量字线数位线数2nb（位）存储单元地址Date32浙江工程学院信电学院 2、ROM的工作原理4 4 位 R O M地址译码器存储体Date33浙江工程学院信电学院 存储内容Date34浙江工程学院信电学院 A1=0 A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=0Date35浙江工程学院信电学院 A1=0 A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=1Date36浙江工程学院信电学院 A1=1 A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=1Date37浙江工程学院信电学院 A1=1 A0=1W0=0W1=0W2=0W3=1D3=0D1=1D0=1D2=1Date38浙江工程学院信电学院 ROM的简化画法地址译码器产 生了输入变量 的全部最小项存储体实现 了有关最小 项的或运算与 阵 列 固 定或 阵 列 可 编 程连接断开Date39浙江工程学院信电学院 RAM是由许许多多的基本寄存器组合起来构成的大 规模集成电路。RAM中的每个寄存器称为一个字， 寄存器中的每一位称为一个存储单元。寄存器的个数 （字数）与寄存器中存储单元个数（位数）的乘积， 叫做RAM的容量。按照RAM中寄存器位数的不同， RAM有多字1位和多字多位两种结构形式。在多字1 位结构中，每个寄存器都只有1位，例如一个容量为 10241位的RAM，就是一个有1024个1位寄存器的 RAM。多字多位结构中，每个寄存器都有多位，例 如一个容量为2564位的RAM，就是一个有256个4位 寄存器的RAM。2.6.2 随机存储器(RAM)Date40浙江工程学院信电学院 由大量寄存器 构成的矩阵用以决定访问 哪个字单元用以决定芯 片是否工作用以决定对 被选中的单元 是读还是写读出及写入 数据的通道 Date41浙江工程学院