补充：微机存储系统和结构 存储系统是由几个容量、速度和价格各不相 同的存储器构成的系统。设计一个容量大、 速度快、成本低的存储系统是计算机发展的 一个重要课题。本节重点数据在主存中的存 放方法和主存储器容量的各种扩展方法。 1主存储器的组织 主存储器是整个存储系统的核心，它用来 存放计算机运行期间所需要的程序和数据 ，CPU可直接随机地对它进行访问。 1.1主存储器的基本结构 主存通常由存储体、地址译码驱动电路 、I/O和读写电路组成。 存储体是主存储器的核心，程序和数据都存放在存储体中。1.1主存储器的基本结构（续） 地址译码驱动电路实际上包含译码器和驱动 器两部分。译码器将地址总线输入的地址码 转换成与之对应的译码输出线上的有效电平 ，以表示选中了某一存储单元，然后由驱动 器提供驱动电流去驱动相应的读写电路，完 成对被选中存储单元的读写操作。 I/O和读写电路包括读出放大器、写入电路和 读写控制电路，用以完成被选中存储单元中 各位的读出和写入操作。4.1.2主存储器的存储单元 位是二进制数的最基本单位，也是存储器存储信息 的最小单位。一个二进制数由若干位组成，当这个 二进制数作为一个整体存入或取出时，这个数称为 存储字。存放存储字或存储字节的主存空间称为存 储单元或主存单元，大量存储单元的集合构成一个 存储体，为了区别存储体中的各个存储单元，必须 将它们逐一编号。存储单元的编号称为地址，地址 和存储单元之间有一对一的对应关系。 PDP-11机是字长为16位的计算机，主存按字节编址 ，每一个存储字包含2个单独编址的存储字节，它 被称为小端方案，即字地址等于最低有效字节地址 ，且字地址总是等于2的整数倍，正好用地址码的 最末1位来区分同一个字的两个字节。 1.3主存储器的主要技术指标 1.存储容量 对于字节编址的计算机，以字节数来表示 存储容量；对于字编址的计算机，以字数 与其字长的乘积来表示存储容量。如某机 的主存容量为64K16，表示它有64K个存 储单元，每个存储单元的字长为16位，若 改用字节数表示，则可记为128K字节（ 128KB）。 注意：通常情况下，应认为1MB代表1024KB。但在表述硬盘的存储容量时，目前习惯上1MB指1000KB。 2.存取速度 存取时间Ta 存取时间又称为访问时间或读写时间，它是指从 启动一次存储器操作到完成该操作所经历的时间 。例如：读出时间是指从CPU向主存发出有效地 址和读命令开始，直到将被选单元的内容读出为 止所用的时间；写入时间是指从CPU向主存发出 有效地址和写命令开始，直到信息写入被选中单 元为止所用的时间。显然Ta越小，存取速度越快 。 2.存取速度（续） 存取周期Tm 存取周期又可称作读写周期、访内周期，是指主 存进行一次完整的读写操作所需的全部时间，即 连续两次访问存储器操作之间所需要的最短时间 。显然，一般情况下，TmTa。这是因为对于 任何一种存储器，在读写操作之后，总要有一段 恢复内部状态的复原时间。对于破坏性读出的 RAM，存取周期往往比存取时间要大得多，甚 至可以达到Tm=2Ta，这是因为存储器中的信息 读出后需要马上进行重写（再生）。 2.存取速度（续） 主存带宽Bm 主存的带宽又称为数据传输率，表示每秒从主 存进出信息的最大数量，单位为字每秒或字节 每秒或位每秒。目前，主存提供信息的速度还 跟不上CPU处理指令和数据的速度，所以，主 存的带宽是改善计算机系统瓶颈的一个关键因 素。为了提高主存的带宽，可以采取的措施有 ： 缩短存取周期； 增加存储字长； 增加存储体。 3.可靠性 可靠性是指在规定的时间内，存储器无故障读写 的概率。通常，用平均无故障时间MTBF来衡量 可靠性。 4.功耗 功耗是一个不可忽视的问题，它反映了存储器件 耗电的多少，同时也反映了其发热的程度。通常 希望功耗要小，这对存储器件的工作稳定性有好 处。大多数半导体存储器的工作功耗与维持功耗 是不同的，后者大大地小于前者。 2 主存储器的连接与控制 由于存储芯片的容量有限的，主存储器往往要由一定 数量的芯片构成的。而由若干芯片构成的主存还需要 与CPU连接，才能在CPU的正确控制下完成读写操 作。 2.1主存容量的扩展 要组成一个主存，首先要考虑选片的问题，然后 就是如何把芯片连接起来的问题。根据存储器所 要求的容量和选定的存储芯片的容量，就可以计 算出总的芯片数，即总片数 将多片组合起来常采用位扩展法、字扩展法、字 和位同时扩展法。 1.位扩展 位扩展是指只在位数方向扩展（加大字长），而芯片 的字数和存储器的字数是一致的。 位扩展的连接方式是将各存储芯片的地址线、片选线 和读写线相应地并联起来，而将各芯片的数据线单独 列出。 如用64K1的SRAM芯片组成64K8的存储器，所需 芯片数为：64K8/64K1=8片 CPU将提供16根地址线、8根数据线与存储器相连； 而存储芯片仅有16根地址线、1根数据线。具体的连 接方法是：8个芯片的地址线A15A0分别连在一起 ，各芯片的片选信号/CS以及读写控制信号/WE也都 分别连到一起，只有数据线D7D0各自独立，每片 代表一位。 当CPU访问该存储器时，其发出的地址和控制信号同 时传给8个芯片，选中每个芯片的同一单元，相应单 元的内容被同时读至数据总线的各位，或将数据总线 上的内容分别同时写入相应单元。位扩展连接举例 扩展条件：设目标容量为M字N位，存储器芯片容量为 m字 n位，Mm ，Nn，则需要的存储器芯片数N/n。 2.字扩展 字扩展是指仅在字数方向扩展，而位数不变 。字扩展将芯片的地址线、数据线、读写线 并联，由片选信号来区分各个芯片。 如用16K8的SRAM组成64K8的存储器，所 需芯片数为： 64K8/16K8=4片16K80000H3FFFH 16K84000H7FFFH16K8C000HFFFFH.D7 D02.字扩展（续） 例如:CPU将提供16根地址线、8根数据线与 存储器相连；而存储芯片仅有14根地址线、 8根数据线。四个芯片的地址线A13A0、数 据线D7D0及读写控制信号/WE都是同名信 号并联在一起；高位地址线A15、A14经过一 个地址译码器产生四个片选信号/CS，分别 选中四个芯片中的一个。 字扩展连接举例 在同一时间内4个芯片中最多只有一个芯片被选中。 2.字扩展（续） 芯片编编号A15 A14 A13 A8 A0地址范围围SRAM芯片00 0 0 0 0 1 1 - 10000H3FFFHSRAM芯片1 0 10 0 0 1 1 - 14000H7FFFHSRAM芯片2 1 00 0 0 1 1 - 18000HBFFFHSRAM芯片31 1 0 0 0 1 1 - 1C000HFFFFH 3.字和位同时扩展 当构成一个容量较大的存储器时，往往需 要在字数方向和位数方向上同时扩展，这 将是前两种扩展的组合，实现起来也是很 容易的。 D7 D4 D3 D08K40000H1FFFH8K48K42000H3FFFH8K4例：用8K4芯片组成16K8存储器扩展条件：目标容量为M字N位，存储器芯片容量为m字n位，Mm ，Nn，则需要的存储器芯片数（M/m）（N/n）字和位同时扩展连接举例 字和位同时扩展连接举例译码器定义 译码是编码的逆过程，在编码时，每一种 二进制代码，都赋予了特定的含义，即都 表示了一个确定的信号或者对象。把代码 状态的特定含义“翻译”出来的过程叫做译 码，实现译码操作的电路称为译码器。或 者说，译码器是可以将输入二进制代码的 状态翻译成输出信号，以表示其原来含义 的电路。 译码和译码器 译码：将某个特定的“编码输入”翻译为唯一一个“有效输出”的 过程。 译码器件： 采用门电路组合逻辑进行译码 采用集成译码器进行译码，常用的器件有： 2-4 （4 选 1）译码器74LS139 3-8 （8 选 1）译码器74LS138 4-16 （16 选 1）译码器74LS154 对芯片的寻址方法： 全译码 所有系统高位地址线参与对芯片的寻址 部分译码部分系统高位地址线参与对芯片的寻址 线选译码用 1 根系统的高位地址线选中芯片 片选端常有效无系统的高位地址线据参与对芯片 的寻址译码的概念N 位编码输入2N 位译码输出唯一有效的输出 其余均无效译 码 器1.门电路译码A1 A0Y0 Y1 Y2 Y3A19 A18 A17 A16 A15 （b）（a）A0Y0Y1Y低电平有效高电平有效（c）2.译码器74LS1381 2 3 4 5 6 7 8910111213141516A B C E1 E2 E3 Y7 GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7E3 E2 E1C B A74LS138原理图用与非门组成的3线-8线译码器74LS138 译码器74LS138的功能表1. 全译码 所有的系统地址线均参与对存储单元的译码寻 址 包括低位地址线对芯片内各存储单元的译码寻 址（片内译码），高位地址线对存储芯片的译 码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的 ，不存在地址重复 译码电路可能比较复杂、连线也较多全译码示例A19 A18 A17A15A14 A13A16C B AE3138A12A0CEY6E2E1IO/-M 27641C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围A12A0A19A18A17A16A15A14 A13全译码示例地址分析2. 部分译码 只有部分（高位）地址线参与对存储芯片 的译码 每个存储单元将对应多个地址（地址重复 ），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费部分译码示例138A17 A16A11A0A14 A13 A12(4)(3)(2)(1)2732273227322732C B AE3-E2-E1IO/-M-CE-CE-CE-CE-Y0-Y1-Y2-Y3请看地址分析部分译码示例地址分析1 2 3 4芯片10 10 10 10A19 A1520000H20FFFH 21000H21FFFH 22000H22FFFH 23000H23FFFH全0全1 全0全1 全0全1 全0全1000 001 010 011一个可用地址A11A0A14 A123.线选译码 只用少数几根高位地址线进行芯片的译码，且每根负责选中 一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用线 选 译 码 示 例A14A12A0A13(1)2764 (2)2764CECE请看地址分析线选译码示例地址分析