12V1.5A 方案设计 芯片：PN*1、输入 :100-264V 2、输出：12V1.5A 3、效率：84%(5 级能效 80.2%，为便于生产故选 84%） 4、Vcc：14V（选择 VCC 开启阀值） 5、工作频率：60K （PFM）这里讲下 PFM PFM 优点空载时处于降频模式也就降低了我们的开关损耗和导通损耗及 IC 负载低于一定的时候进入睡眠模式就是 IC 规格书中写到的静态电流稳态电流，就是说降低了 IC 的消耗，缺点是纹波动态响应没有 PWM 好6、Dmax：0.45 占空比大于 0.5 会带来环路不稳定的缺陷所以大家都控制在 0.5 以内7、B：（Bs-Br）*n=B=（390-55）*0.6=0.2T Bs：390mT/100 Br： 55mT 各家参数不同安全值取 0.3Tmax CCM 连续模式，电流不为零，B 变小，n 取 60% B 取值个人习惯 9、Vinmin、Vinmax 计算： Vinmin=Vacmin*1.2=90*1.2=108V Vinmax=Vac*1.414=374V 10、磁芯选择： AP=【（Po/+Po）*10000】/（2*B*J*Ku） =【（18/0.84+18）*10000】/（2*0.2*60*1000*400*0.2） =394285.7/1920000=0.205cm4 =60*1000 （Hz） J 电流密度=400 Ku 绕组系数=0.2 EF25 AP=0.2376cm4 AE=51.8 mm2 设计经验：1、Ae 值小效率低温度高，磁芯面积小扇热差，罐装磁芯辐射好，长宽磁芯漏感小。 2、 Ae=Po*2 本人更喜欢这个公式 Ae=18*2*1.4=50.4mm2 取：EF25：AE：51.8mm 2 当然以上 2 种都可以选择。12V1.5A 方案设计 芯片：PN*1、输入:100-264V 2、输出：12V1.5A 3、效率：84%(5 级能效 80.2%，为便于生产故选 84%） 4、Vcc：14V（选择 VCC 开启阀值） 5、工作频率：60K （PFM）这里讲下 PFM PFM 优点空载时处于降频模式也就降低了我们的开关损耗和导通损耗及 IC负载低于一定的时候进入睡眠模式就是 IC 规格书中写到的静态电流稳态电流，就是说降低了 IC 的消耗，缺点是纹波动态响应没有 PWM 好6、Dmax：0.45 占空比大于 0.5 会带来环路不稳定的缺陷所以大家都控制在 0.5 以内7、B：（Bs-Br）*n=B=（390-55）*0.6=0.2T Bs：390mT/100 Br：55mT 各家参数不同安全值取 0.3Tmax CCM 连续模式，电流不为零，B 变小，n 取 60% B 取值个人习惯 9、Vinmin、Vinmax 计算： Vinmin=Vacmin*1.2=90*1.2=108V Vinmax=Vac*1.414=374V 10、磁芯选择： AP=【（Po/+Po）*10000】/（2*B*J*Ku） =【（18/0.84+18）*10000】/（2*0.2*60*1000*400*0.2 ） =394285.7/1920000=0.205cm4 =60*1000 （Hz ） J 电流密度=400 Ku 绕组系数=0.2 EF25 AP=0.2376cm4 AE=51.8 mm2 设计经验：1、Ae 值小效率低温度高，磁芯面积小扇热差，罐装磁芯辐射好，长宽磁芯漏感小。 2、Ae=Po*2 本人更喜欢这个公式 Ae=18*2*1.4=50.4mm2 取：EF25：AE：51.8mm 2 当然以上 2 种都可以选择。设计经验：1、Ae 值小效率低温度高，磁芯面积小扇热差，罐装磁芯辐射好，长宽磁芯漏感小。 2、 Ae=Po*2 本人更喜欢这个公式 Ae=18*2*1.4=50.4mm2 这个 1。4 那里来的12、Np 计算： 初级匝数：Np=VINmin*ton/B/AE Np=108*7.5/0.2/51.8 =78.18T 取整 79T 13、NS 计算： 次级匝数：NS=（Vo+Vd）* （1-Dmax)*NP/（VINmin*Dmax） =（18+0.6）*（1-0.45）*78/（108*0.45） =11.12T 取整 11T 14、N 计算： 匝比计算：N=Np/Ns=79/11=7.18T 15、Iav 计算 平均电流:Iav=Po/Vinmin =18/0.84/108 =0.198A 16、Ipk 计算： 峰值电流计算 Ipk=Ipk1+Ipk2=Iav*2/Dmax =0.198*2/0.45=0.88A 17、I 计算： 电流变化率 I 计算： CCM Ip2=3Ip1DCM Ip1=00.88/4=IP1=0.22 0.22*3=IP2=0.66I =Ip2-Ip1=0.66-0.22=0.44A18、电流有效值 CCM：Irms=0.88*0.512=.45A19、Lp 计算： 初级电感量计算：Lp=Vinmin*ton/I=108*7.5/0.44=1.8mH 我们实际使用的要比计算的小一些这里算一个经验值吧再乘以0.7=1.26mH20、验证是否饱和：B=Lp*Ipk/Np/Ae=1.26*0.88/79/51.8=0.27T0.3T 21、Ipks 计算： 次级峰值电流：Ipks=Ipk*N=0.88*7.18=6.3A 22、Irmss 计算： 次级有效值计算： CCM Irms=6.3*0.566=3.57A23、Dp 计算 初级线径计算：Dp=(Irms/J)开根号*2 =(0.45/3.14/6)开根号*2=0.3mm J 电流密度取 5-7 24、Ds 计算： 次级线径计算：Ds= （3.75/3.14/7）开根号 *2=0.82mm 绕不下的情况下降额 70%=0.57J 电流密度取 6-8 集肤深度：导线线径不超过集肤深度的 2 倍，若超过集肤深度，则需多股并绕。=66.1/cm=66.1/244.94=0.269mm 0.269*2=0.54多股线计算=0.7/ 根号股数=0.57/1.414=0.4mm*225、Nvcc 计算: 反馈绕组计算：Va=（Vo+Vd）/Ns=12.6/11=1.145V/T Nvcc=Vcc/Va =14/1.145 =12.22T 取 12T Np： 79T 0.3mmNs：11T 0.4*2mmNvcc：12T 0.15mmNP 放在第一层这样每咋的长度最短减少匝间电容，起线放在 MOS 端使 dv/di 最大的部分被绕组屏蔽 EMI 较好Vcc 绕组 PSR 放在最外层，有利于初次级耦合减少初级和 Vcc 绕组耦合有利于输出电压精度SSR 模式将 Vcc 放在初次级之间充当屏蔽。尽量满层。下面聊下调试经验1/2*Lp*Ipk*Ipk*=Po/ PFM 变频模式 这里要设计好频率一般满载 60K 频率高了变压器和输入大点解温度会下降但是MOS 温度会上升所以这里要调试一个平衡。1/4*N*Ipk=Io 匝比大了 Ipk 会下来 MOS 的温度会下降，肖特基反向电压下降，但是变压温度会上升 Vds 电压会升高初级级之间加屏蔽，铜箔屏蔽要比线屏蔽效果好，线跟线之间存在缝隙。需要时磁芯外可以包外屏蔽但是屏蔽也是会产生损耗的效率会下降。具体 EMI 大家可以去看下这篇帖子 http:/www.dianyuan.com/bbs/1509149.html在效率低 Vds 高的情况下可以采用三明治绕法提升效率减小 Vds变压器计算完了，网上有很多计算方法我这算是结合验证还是蛮准的回复 7 帖 举报b：器件选型 1、保险丝。 If=Iav/0.6*2 0.6 为不带 PCF =0.198/0.6*2 =0.66A 电压 额定输出电压 90-240V 250V 的保险丝即可。2、压敏电阻：V1ma=a*Vinmax/b/c a：电压波动系数 1.2 b：压敏误差系数 0.85 c：压敏老化系数 0.9 =1.2*374/0.85/0.9 =487.9V 浪涌波形发生器对外输出有 2 欧的电阻，打 1KV 差模浪涌时流通容量：1000/2*2=1000A 2Po=C=18*2=36uF 故此选择 33uF 电容如电容选小了，1、纹波电流大会使电容发热。2、无法满足维持输出功率的能量导致带不起载。3、低频纹波大。4、在满足容量的情况下，尽可能的前面放一个小电容后面放一颗大电容，对 0.5M 前的 EMI 有很好的效果。这里注意电容越大 MOS 的温度会降低输入 2pin 为 2 类，输入 3pin 为 1 类， 2 类加强绝缘，1 类基本绝缘。2 类选择 X2 电容，容量越大传导效果越好，安规规定X 电容超过 0.1uF 需要加释放电阻，保证输入断电 1S 内降到安全电压，输入峰值电压的 37%0.65*R*Cx=1 如 Cx0.22uFR=1/0.65/0.22=7Mmax Cx：uF R 单位 MR=1/0.65/0.22=7M max 我们选择 R1A 1M R1B 2M 这里还要注意耐压我们选择 2 颗 1206 贴片电阻因其他放电回路 X 电容漏电流这些因数所以最好实测调试。压敏电阻1. 初级绕组必须在最里层：这样可以缩短每匝导线的长度，减小其分布电容，同时初级绕组还能被其他绕组屏蔽，降低其电磁干扰。 2. 初级绕组的起始端应接到 MOSFET 漏极：利用初级绕组的其余部分和其他绕组将其屏蔽，较小从初级耦合到其他地方的电磁干扰。 3. 初级绕组设计成 2 层以下：这样能把初级分布电容和漏感降到最低，在初级各层间加 1 绝缘层，能将分布电容减小到原来的 1/4 左右。 4. 绕制多路输出的次级绕组：输出功率最大的次级绕组应靠近初级，以减小漏感。如次级匝数少，无法绕满一层，可在匝间留间隙以便充满整个骨架，当然最好是采用多股并绕的方法。 5. 反馈绕组一般在最外层：此时反馈绕组与次级绕组间耦合最强，对输出电压的变化反应灵敏，还能减小反馈绕组与初级绕组的耦合程度以提高稳定性。 6. 屏蔽层的设计：在初、次级之间增加屏蔽层可减小共模干扰，最经济的办法是在初次级间专绕一层漆包线，一端接 Vi（或Vd），另一端悬空并用绝缘带绝缘而不引出，线径可选 0.35mm。但是因为线于线之间有间隙没有铜箔效果好。 7. 铜片屏蔽带：可用 1 铜片环绕在变压器外部，构成屏蔽带，相当于短路环，对泄漏磁场起抑制作用，屏蔽带应与 Vd 连通 8. 安全试验：变压器绕好后在外面缠 3 层绝缘胶带，插入磁芯，浸入清漆，然后进行安全测试。对于 110V 电源，初次级间应能承受 2000V 交流试验电压，持续时间 60s，漏电距离为 2.53mm；对于 220V 电源，需承受 3000V 的交流试验电压，漏电距离为 56mm 。各绕组首尾引出端需加绝缘套管，套管壁厚不得小于 0.4mm。4、Y 电容：根据初级峰值电压选取 Y1，Y1 参数交流额定工作电压 250V 直流额定工作电压 400V二类产品漏电流小于 0.25mA CY=Ileakage/2/Vrmsmax=0.25/2/3.14/60/264*10-6=2.5nFmax 可以选择不超过2500pF 的电容 我们先选择 222/400V 的，也可以选择 2 个 Y2 串联，电容串联容量减半，并联叠加。不要超过 2500pF 具体选择根据 EMI 实际情况选择滤波电感： 共模电感差模电感，理论上电感越大 EMI 效果越好，但是差模电感大电感带来的是匝数多，分布电容大，可能会适得其反。这里我一直按照个人经