基于基于FPGAFPGA抢答器设计抢答器设计毕业设计论文毕业设计论文目目 录录v设计的背景 v设计的功能 v设计的原理 v设计的流程 v设计的结果 v致 谢抢答环节经常出现在竞赛、文体娱乐等活动当 中，能够准确、公正、直观地根据抢答者的指示灯 显示、数码显示和警示显示等手段指示出第一抢答 者。一般竞赛抢答器除了第一抢答信号的鉴别和锁 存功能，还有对提前抢答进行警报，计算各组参赛 者的比赛得分。为了保证各种智力竞赛、比赛的准 确性和公正性，所以对电子抢答器的研究就有其重 要的意义。1、能达到倒计时和计分功能。 2、容纳四组参赛者同时抢答。 3、设置抢答使能信号。 4、若提前抢答，则对相应的参赛者发出警报。 5、主持人确认结果，给出倒计时信号，时间为 30秒。计数至0时停止，扬声器发出超时警报， 中止回答。 6、系统具有清零功能。 7、电子抢答器电路有计分功能。电子抢答器的输入信号包括复位信号 CLR、抢答器使能信号EN、四组参赛者 的抢答按钮A/B/C/D、倒计时中止按钮 RST以及加分信号ADD；输出信号包括四 组参赛者抢答状态的显示LEDA、LEDB、 LEDC、LEDD及其对应得分、抢答器抢答 成功的组别显示等。4.1系统流程图4.2模块介绍4.2.1第一判断电路模块 ：具有第一抢答信号的鉴别和 锁存功能，在抢答开始后， 当任意一路抢答器按下后， 信号输入并进行锁存，这是 其它抢答按键在按下也不起 作用。此模块有A、B、C、D 四路抢答输入信号；复位信 号CLR；抢答使能信号EN。4.2.2倒计时电路模块：倒计时电路在抢答成功后， 由主持人给出倒计时开始信 号RST，RST输入信号为高电 平有效。抢答成功的选手进 入答题阶段，计时显示器从 初始值30开始以秒为单位倒 计时，计数至0时停止计数， 扬声器鸣叫。4.2.3计分电路模块：参赛者抢答成功后，根据比赛情况比 较分数调整，该模块输入信号为加分 选择信号ADD和组别选择信号 CHOS3.0，其中，加分选择信号 ADD高电平有效，有效时对组别选择 信号CHOS3.0即第一判断电路模 块的输出信号Q3.0。输出信号分 别对应四组参赛者的得分，以百分制 表示。每组分数在比赛开始时预设 100分，每答对一题（即加分选择信 号对相应参赛组有效）加10分，答错 不扣分。4.2.4显示电路模块：显示电路的实质其实就 是一个简单的LED共阴 极显示模块的译码器。 7段数码管LED常用的一 般8字型为a b c d e f g p,其中P为小数点， 共阴LED低电平有效。4.2.5位选选择电路模块 ： 位选选择电路实质其实就是把 输入的15个DIN3.0四位二 进制数信号经过位选选择器输 出shift14.0七段数码管位 选信号和对应的bus3.0四 位二进制数信号。输出的四位 二进制数信号再经7段LED显示 模块译码显示为十进制数字的 09。4.3系统原理图原理图仿真