计算机科学与技术专业计算机组成原理武汉科技大学 计算机科学与技术学院第八章 输入输出系统n本章内容3.1 存储器概述 3.2 随机读写存储器 3.3 只读存储器和闪速存储器 3.4 高速存储器 3.5 cache存储器 3.6 虚拟存储器 3.7 存储保护3.1 存储器概述存储器的作用用作计算机系统中的记忆设备，用来存放程序和数据。3.1.1 存储器分类 存储器中最小的存储单位就是存储元，它可存储一个二进制代 码。由若干个存储元组成一个存储单元，然后再由许多存储单元组 成一个存储器。根据存储材料的性能及使用方法不同，存储器有各种不同的分 类方法: 半导体器件磁性材料光材料双极型MOS型 磁盘、磁带1.按存储介质分光盘4. 按信息的可保存性分 2. 按存储方式分 随机存储器：如半导体存储器 顺序存储器：如磁带存储器 半顺序存储器：如磁盘存储器3. 按存储器的读写功能分只读存储器(ROM)随机读写存储器(RAM)非永久记忆的存储器：断电后信息即消失永久记忆性存储器：断电后仍能保存信息5. 按在计算机系统中的作用分 主存储器辅助存储器高速缓冲存储器控制存储器掩膜式ROMPROMEPROMEEPROMFLASH SRAMDRAM为了解决对存储器要求容量大，速度快，成本低三者之间的矛 盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、 主存储器和外存储器。3.1.2 存储器的分级结构表3.1 存储器的用途和特点名 称简简称用 途特 点存储储介质质 高速缓缓冲 存储储器Cache高速存取指 令和数据存取速度快， 但存储储容量小双极型半导导 体主存储储器 主存存放计计算机 运行期间间的 大量程序和 数据存取速度较较快 ，存储储容量不 大MOSFET外存储储器 外存存放系统统程 序和大型数 据文件及数 据库库存储储容量大， 位成本低磁性材料主存储器的性能指标主要是存储容量、存取时间、存储周期和 存储器带宽。 字存储单元即存放一个机器字的存储单元，相应的地址称为字 地址。一个机器字可以包含数个字节，所以一个存储单元也可包含 数个能够单独编址的字节地址。下面列出主存储器的主要几项技术指标：表3.2 主存储器的主要几项技术指标指 标标 含 义义 表 现现 单单 位 存储储容量在一个存储储器中可以容 纳纳的存储单储单 元总总数 存储储空间间的 大小 字数，字节节数 KB、MB、GB、TB 存取时间时间启动动到完成一次存储储器 操作所经历经历 的时间时间主存的速度 存储储周期连续连续 启动动两次操作所需 间间隔的最小时间时间 主存的速度 存储储器带宽带宽单单位时间时间 里存储储器所存 取的信息量, 数据传输传输 速 率位/秒，字节节/秒3.1.3主存储器的技术指标 1.基本存储元 基本存储元是组成存储器的基础和核心,它用来存储一位二进 制信息0或1。六管SRAM存储元的电路图及读写操作图请看CAI演示 它是由两个MOS反相器交叉耦合而成的触发器,一个存储元存 储一位二进制代码.这种电路有两个稳定的状态，并且 A，B两点的 电位总是互为相反的，因此它能表示一位二进制的1和0。 写操作 写“1”：在I/O线上输入高电位，在I/O线上输入低电位，开 启T5,T6,T7,T8四个晶体管把高、低电位分别加在A，B点，使T1管 截止，使T2管导通，将“1”写入存储元.写“0”：在I/O线上输入低电位，在I/O线上输入高电位，打 开T5,T6,T7,T8四个开门管把低、高电位分别加在A，B点，使T1管 导通,T2管截止,将“0”信息写入了存储元. 读操作 若某个存储元被选中，则该存储元的T5，T6，T7，T8管 均导通，A，B两点与位线D与D相连存储元的信息被送到I/O与I/O 线上。I/O与I/O线接着一个差动读出放大器 ，从其电流方向可以 判知所存信息是“1”还是“0”。3.2 随机读写存储器2.SRAM存储器的组成 下面我们对此SRAM存储器的组成做一下具体介绍：存储体：存储单元的集合，通常用X选择线(行线)和Y选择线( 列线)的交叉来选择所需要的单元。 地址译码器：将用二进制代码表示的地址转换成输出端的高电 位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地 址译码有两种方式。单译码：一个地址译码器 ，适用于小容量存储器。单译码的输出叫字选线，有效时，同时选中某一个字(存储单元 )的所有位。设地址线为12根时，译码输出线有2124096线 双译码：X向和Y向两个译码器。适用于大容量存储器 。双译码的输出分为X向和Y向，形成字位结构，由两者交叉选 中相应的存储单元。设地址线为12根时，X译码和Y译码各6根时，输出线有 2*26128线驱动器: 双译码结构中，在译码器输出后加驱动器，驱动挂在 各条X方向选择线上的所有存储元电路。I/O电路： 处于数据总线和被选用的单元之间， 控制被选中的 单元读出或写入，放大信息。 片选: 在地址选择时，首先要选片,只有当片选信号有效时，此 片所连的地址线才有效。输出驱动电路:为了扩展存储器的容量，常需要将几个芯片的数 据线并联使用；另外存储器的读出数据或写入数据都放在双向的数 据总线上。这就用到三态输出缓冲器。 3.SRAM存储器芯片实例 存储容量：1K 4，共4096个存储元 存储体：由4096个存储元排成64 64的矩阵： 地址线：A0A9 共10根 数据线：I/O1I/O4共4根 地址译码：采用字位结构X向用A3 A4A5 A6A7A8共6根，产生64条行选择线Y向用A0 A1A2 A9共4根，产生16条列选择线，每一列线同时接至4个存储元。 片选：CS，低电平有效 读写控制：WEWEL 写H读注意：由于读操作与写操作是分时进行的，读时不写，写时不读， 因此，输入三态门与输出三态门是互锁的，数据总线上的信息不致 于造成混乱。驱动器连接线：地址线、数据线、控制线。存储器芯片的容量是有限的,为了满足实际存储器的容量要求， 需要对存储器进行扩展。主要方法有： 1) 位扩展法： 目的:只加大字长，使每一个存储单元达到指定的位数，单元数不变 例：用8K1的RAM存储器芯片,组成8K8位的存储器 连接方法：CPU的地址线 A0A12 共13根 分别接到每一个芯片CPU的数据线 D0D7 共8根 分别接到8个芯片的I/O端4.存储器与CPU连接目的:用多个芯片扩大存储单元数，每个存储单元的位数已满足使用 要求，单元数为各芯片的单元数之和。例：用16K8的RAM存储器芯片,组成64K8位的存储器 连接方法：CPU的数据线 D0D7 共8根 分别接到每一个芯片CPU的地址线 A0A13 共14根 分别接到每一个芯片CPU的地址线A14A15经2:4译码器产生4根片选信号线分别接 到4个芯片的CE（或CS)CPU的读写控制线WE分别接到每一个芯片 2) 字扩展法：目的：既要扩大存储单元数，又要扩大其位数。设存储容量M N位（M个单元，每个单元N位）设芯片容量为LK位，则字位扩展所需芯片数为M*N/(L*K)其中：以N/K个芯片为一组，进行位扩展，共需M/L组，进行字扩展。例：用16K4的RAM存储器芯片,组成64K8位的存储器 以8/2=2片为一组，共64/16=4组。CPU的数据线 D0D3 和D4D7共8根分别接到每组的2个芯片CPU的地址线 A0A13 共14根 分别接到每一个芯片组片选与读写控制线与字扩展同，不过每组的两片需同时接通。3) 字位同时扩展法5.存储器的读、写周期 读周期: 读周期与读出时间是两个不同的概念。读出时间是从给出 有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的 时间。读周期时间则是存储片进行两次连续读操作时所必须间隔的 时间，它总是大于或等于读出时间。tAtRC写周期: 要实现写操作，要求片选CS和写命令WE信号都为低，并 且CS信号与WE信号相“与”的宽度至少应为tW。 tWCtW【例1】 下图是SRAM的写入时序图。其中R/W是读/写命令控制线 ，当R/W线为低电平时,存储器按给定地址把数据线上的数据写入存 储器。请指出下图写入时序中的错误，并画出正确的写入时序图。【解】写入存储器的时序信号必须同步。通常，当R/W线加负脉 冲时，地址线和数据线的电平必须是稳定的。当R/W线达到低 电平时，数据立即被存储。 因此，当R/W线处于低电平时，如 果数据线改变了数值，那么存储器将存储新的数据。同样， 当R/W线处于低电平时地址线如果发生了变化那么同样数据将 存储到新的地址或。正确的写入时序图见下图。1四管动态存储元四管的动态存储电路是将六管静态存储元电路中的负载管T3，T4去掉而成 的。 写操作:I/O与I/O加相反的电平，当T5,T6截止时，靠T1，T2管栅极电容的 存储作用，在一定时间内(如2ms)可保留所写入的信息。读操作:先给出预充信号，使T9，T10管导通，位线D和D上的电容都达到电 源电压。字选择线使T5，T6管导通时，存储的信息通过A，B端向位线输出。 刷新操作:为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断 给栅极进行充电，补足栅极的信息电荷。 2.单管动态存储元单管动态存储元电路由一个管子T1和一个电容C构成。写入：字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中；读出：字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上， 通过读出放大器即可得到存储信息。3.2.2 DRAM存储器表3.4 单管存储元电路和四管存储元电路对名 称 优优 点 缺 点 四管存储储 元电电路 外围电围电 路比较简单较简单 ，刷 新时时不需要另加外部逻逻 辑辑管子多，占用的芯片面积积 大 单单管存储储 元电电路 元件数量少，集成度高 需要有高鉴别鉴别 能力的读读 出放大器配合工作外围电围电 路比较较复杂杂。读读出鉴别鉴别 锁锁存回 写DRAM存储器芯片的结构大体与SRAM存储器芯片相似，由 存储体与外围电路构成。但它集成度要高，外围电路更复杂。下图 是16K1位的DRAM存储器片2116的逻辑结构示意图。图3.11 16K 1 位 DRAM芯片3. DRAM存储芯片实例动态MOS存储器采用“读出”方式进行刷新。从上一次对整个存储器刷新结束到 下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。常用的刷新方式有三种，一种是集中式，另一种是分散式，第三种是异步式 。集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期 ，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器， 它适用于高速存储器。设读写周期为0.5us,刷新周期 为2ms，则在4000周期的前3872个为正常读/ 写，而在最后128个周期完成刷新操作。 问题：有64us的死时间（不能进行读写操作）4.DRAM的刷新分散式刷新：把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作 或维持信息，周期后半段时间tr作为刷新操作时间。这样，每经过128个系统周期 时间，整个存储器便全部刷新一遍。问题：虽然不存在死时间，但是存取周期由0.5us增至1us，降低了整个系统的速 度。异步式刷新：该方式是前两种方式的结合。例如2ms内分散刷新128行，则每隔 200012815.5s刷新一行。 【例2】 说明1M1位DRAM片子的刷新方法，刷新周期定为8ms 【解】如果选择一个行地址进行刷新， 刷新地址为A0A8，因此这一行上的 2048个存储元同时进行刷新，即在8ms内进行512个周期的刷新。按照这个周期 数，51220481 048 567，即对1M位的存储元全部进行刷新。刷新方式可采 用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms51215.5s刷