Ch02-8088的总线周期和时序Computer PrincipleComputer Principle80888088的总线周期和时序的总线周期和时序天津工业大学计算机学院丁 刚teacherding126.com1Ch02-8088的总线周期和时序章节内容章节内容8088的总线周期8088典型时序分析8088最大组态时序21-总线周期指令指令. .总线总线. .时钟周期时钟周期指令周期：执行一条指令所需的时间。不同指令的指令周期是不同的。总线周期：CPU与存储器或I/O端口交换一个字节数据称的时间。时钟周期：每个总线周期通常包含4个T状态（即时钟周期），是CPU处理动作的最小单位。31-总线周期指令指令. .总线总线. .时钟周期时钟周期【国防科大1998年考研题】CPU对存储器或I/O端口完成一次读/写操作所需的时间为一个（ ）。A.指令周期 B.总线周期C.时钟周期B41-总线周期指令指令. .总线总线. .时钟周期时钟周期某计算机主频为16MHz，每个总线周期平均含4个时钟，每条指令平均有2个机器周期，则该机器的平均指令执行速度为多少(MIPS)？时钟周期1/16MHz0.0625us总线周期4时钟周期0.25us平均指令周期20.25us0.5us平均指令执行速度1/0.52MIPS51-总线周期学习时序的目的学习时序的目的有利于深入了解指令的执行过程有利于在编写源程序时，适当选用指令，以缩短指令的存储空间和指令的执行时间当CPU与存储器以及I/O端口连接时，要考虑如何正确地实现时序上的配合61-总线周期工作模式：实模式工作模式：实模式兼容以前的处理器，与8086的体系结构基本相同；同时能够使用8086所没有的寻址方式和32位通用寄存器及大部分指令。相当于高性能的8086微处理器不具有保护机制，不能使用部分特权指令。实模式下存储空间为220B（1MB）。71-总线周期工作模式：保护模式工作模式：保护模式充分发挥Pentium的存储管理功能和硬件支持的保护机制，为多任务操作系统设计提供支持。保护模式下每个任务的存储空间为232B（4GB）。81-总线周期工作组态：最小组态工作组态：最小组态系统中只有一片8086/8088,其存储容量不大,所要连的I/O端口也不多,总线控制逻辑电路被减到最小。所有总线控制信号由8086 / 8088产生（8282 / 8286）。91-总线周期工作组态：最大组态工作组态：最大组态构成的系统较大,可能包含不只一片微处理器（两个或多个微处理器）,或要求有较强的驱动能力,带有一个总线控制器8288。8087数值运送协处理器，8089输入/输出协处理器。101-总线周期80888088芯片的引脚芯片的引脚地 A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK 地Vcc(+5V) A15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 SS0 (HIGH) MN / MX RD HOLD (RQ/ GT0) HLDA (RQ/ GT1) WR (LOCK) M / IO ( S2) DT / R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 2040 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 218 8 0 0 8 8 8 8111-总线周期80868086芯片的引脚芯片的引脚地 AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK 地Vcc(+5V) AD15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 SS0 (HIGH) MN / MX RD HOLD (RQ/ GT0) HLDA (RQ/ GT1) WR (LOCK) M / IO (S2) DT / R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 2040 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 218 8 0 0 8 8 6 6121-总线周期芯片的引脚：芯片的引脚：RESETRESET复位信号,当其有效CPU结束当前操作,对DS,SS,ES, IP及标志寄存器清零,将CS置为FFFFH。于是CPU从FFFF0H开始执行程,FFFF0H处放有一条JMP指令,转到系统程序入口处,进行初始化,引导到监控程序。131-总线周期最小组态的引脚最小组态的引脚141-总线周期最大组态的引脚最大组态的引脚152-典型时序分析存储器读周期存储器读周期T1T2T3T4 CLKIO/MA19A16/S6S3A15A8AD7AD0ALERDDT/RDEN高IO 低 MA19A16S6S3A7A0DATA IN162-典型时序分析存储器读周期：分析存储器读周期：分析T1下降沿后 IO/M变低表示存储器读,变高表示I/O读； 给出地址,若存储器给出20位地址,若为I/O端口,给出低16位地址(高4位为低)； ALE变为有效,将复用线上的地址锁存起来； DT/R变低,表示CPU读T2状态下 A19/S6A16/S3 引脚输出状态信号S6S3； AD7AD0转为高阻； RD变低,允许读出； DEN变低,允许数据传送经过译码找到指定的存储单元或I/O端口,经过一段延迟,指定单元内容出现在AD7AD0上。172-典型时序分析存储器读周期：分析存储器读周期：分析T3状态下CPU在T3下降沿采样数据线,获取数据。Tw状态下若到时数据出不来,可用一个产生READY信号的电路,使在T3和T4之间产生一个或几个Tw来解决时序配合。182-典型时序分析存储器读周期（存储器读周期（TwTw ）192-典型时序分析存储器读周期存储器读周期202-典型时序分析空转周期空转周期当CPU不执行机器周期（即CPU不与存储器或外设传送指令或操作数）时，总线接口执行空转周期（一系列的T1状态）。空转周期中，CPU进行内部操作。213-最大组态时序存储器读周期存储器读周期223-最大组态时序存储器写周期存储器写周期233-最大组态时序I/OI/O读写周期读写周期24Ch03-8088的总线周期和时序章节回顾章节回顾8088的总线周期8088典型时序分析8088最大组态时序25