第3章 微型计算机中的CPUl3.1 CPU的基本结构l3.2 8086/8088微处理器l3.3 Intel系列CPU简介CPU CPU是采用大规模和超大规模是采用大规模和超大规模 集成电路技术制造的半导体芯片。集成电路技术制造的半导体芯片。3.1 CPU的基本结构P27的图3.1给出了CPU的一般结构。l3.1.1 运算器l3.1.2 控制器l3.1.3 内部寄存器组l3.1.4 指令在CPU中的执行过程返回3.1.1 运算器l运算器也称为算术逻辑单元（ALU）。l运算器主要由寄存器和算术逻辑部件构 成。lALU的基本组成是一个加法器。有关ALU的逻辑部件如P27图3.2所示。返回3.1.2 控制器l控制器负责对指令进行译码和处理。l控制器一般包括：指令寄存器指令译码器时序和控制电路返回3.1.3 内部寄存器组l内部寄存器组指一些专用、通用的寄存 器。其中包括：累加器A数据寄存器DR地址寄存器AR标志寄存器F程序计数器PC通用寄存器（是一组寄存器） 返回3.1.4 指令在CPU中的执行过程lPC指出当前的指令地址并将其放至AB总线，然后将 PC+1送PC，为取下一条指令做好准备；l由DB总线将指令从内存取出并送往指令寄存器，经指 令译码后，控制电路产生出该指令所需各种控制信号 ；l取出该指令所需操作数地址及数据；l完成该指令操作；l检查有无其他控制信号（如中断请求等），以便作出 相应处理；l提供用以指示CPU状态的标志信号、控制信号、定时 信号等。返回3.2 8086/8088微处理器l3.2.1 8086微处理器的内部结构l3.2.2 8086的寄存器结构l3.2.3 8086的存储器组织l3.2.4 8086CPU的I/O组织l3.2.5 8086的引脚信号和工作模式返回3.2.1 8086微处理器的内部结构l8086的内部结构如P30图3.3所示。l1. 执行部分EUl2. 总线接口部分BIUl3. BIU和EU的管理返回执行部分EUl执行部分EU的作用是负责执行全部指令，并负 责管理标志寄存器和通用寄存器。lEU由以下几部分组成：16位算术逻辑单元ALU16位标志寄存器F数据暂存寄存器通用寄存器组：SP、BP、SI、DI和AX、BX、CX、DX 。lEU控制电路返回总线接口部分BIUlBIU是CPU与外部存储器、I/O设备的接 口，主要由以下几部分组成：16位指令指针寄存器IP指令队列4个16位段寄存器：CS、DS、ES、SS20位地址加法器总线控制部件 返回3.2.2 8086的寄存器结构l1. 通用寄存器组：即EU中AX、BX、CX 、DX。l2. 指令寄存器和变址寄存器：SP、BP、SI 、DI。l3. 段寄存器组：CS、DS、SS、ES。l4. 指令指针寄存器和标志寄存器：IP、F。返回通用寄存器组l通用寄存器也称数据寄存器。每个寄存器可分为两个8 位寄存器，分别作为独立的8位通用寄存器使用。lAX：累加器，有些指令约定以AX（AL）为目的寄存 器，所以称其为累加器。lBX：基址寄存器，用作间接寻址的地址寄存器和基地 址寄存器。lCX：计数寄存器，当指令执行以后CX中的内容自动 变化，所以被称为计数寄存器。lDX：数据寄存器，除了作为通用寄存器外，DX在乘 除指令中作辅助累加器，在I/O指令中作地址寄存器。返回指令寄存器和变址寄存器lSP：堆栈指针寄存器，用来指出当前堆栈段栈顶的偏移地址。lBP：基址指针寄存器，通常与SS联用，其中存放的是堆栈中某一存储单元的偏移地址。lSI： 源变址寄存器，与DS联用，确定数据段中某一存储单元的地址。lDI：目的变址寄存器，与DS联用，确定数据段中某一存储单元的地址。返回段寄存器组l在8086的BIU中共设有4个段寄存器组，负责给出相应 段的段起始地址的高16位，所以被称为“段基址”。lCS：代码段寄存器，用来存放可执行的程序代码。lDS：数据段寄存器，用来存放参加运算的操作数和运算结果。lSS：堆栈段寄存器，用来存放程序当前所使用的数据段的段基址。lES：附加数据段寄存器，通常也用来存放参加运算的操作数和运算结果，典型的用法是存放经过处理后的数据。返回指令指针寄存器和标志寄存器lIP：指令指针寄存器，又称程序计数器，用来存放将要取出的指令在现行代码段中的地址。lF：标志寄存器，是16位寄存器，由条件标志和控制标志两部分组成。返回O FD FIFT FSFZ FA FPFC F条件标志l条件标志占6位，根据算术逻辑运算结果由硬件自动设定 。状态标志位如下：lCF：进位标志，如最高位产生进位（或借位），CF=1。lPF：奇偶标志，当结果操作数低8位中有偶数个1时，PF=1。lAF：辅助进位标志，又称半进位标志。lZF：零标志，运算结果为0时，ZF=1。lSF：符号标志，标志运算结果的最高位。最高位为1时，SF=1。lOF：溢出标志，运算结果超出机器所能表示的数的范围就会产生溢出， OF=1 。状态标志位用来反映算术运算、逻辑运算后结果的状 态，以便记录CPU的状态特征。返回控制标志l控制标志占3位，由软件设定。控制标志位如下 ：lDF：方向标志，在串处理指令中，用于控制串处理的方向。lIF：中断允许标志，用来控制可屏蔽中断的标志。IF=1 ，允许CPU响应可屏蔽中断。该标志可由中断控制指令设置或清除。lTF：陷阱标志，用于单步操作。TF=1时，每条指令执行后产生陷阱。控制标志一经设置，便对CPU的操作产生控 制作用。返回3.2.3 8086的存储器组织l1. 8086存储器的结构l2.存储器的分段管理l3. 8086系统内存的专用区域返回1. 8086存储器的结构l在存储器里以字节为单位存储信息，每个存储单元有一个 唯一的编号，称为地址。地址从0开始编号，习惯上用十 六进制数表示。l8086有20条地址线，可寻址为220=1MB，按0000FFFFH 进行编址。l8086系统中把1MB存储空间分为两个512KB的存储体，其 中一个包含偶数地址，另一个包含奇数地址。用A0位来 区分两个存储体。存储体地址空间的分配见P37图3.5所示。返回2.存储器的分段管理l8086的寻址能力为1MB，但其内部寄存器为16位，只 能直接寻址64位。因此引入存储器分段的概念。即每 个逻辑段最多为64KB，在段内采用16位寻址。逻辑段 允许在整个存储空间内浮动，段地址分别由CS、DS、 SS、ES给出。l物理地址的计算公式：物理地址=段地址16+偏移地址物理地址的计算是在CPU的总线接口部件BIU中的 地址加法其中实现的。返回3. 8086系统内存的专用区域l在8086系统中，部分存储空间已被系统占用， 用户不能再使用。l00000003FFH：存放中断向量表，1KB。lB0000B0F9FH：单色显示缓冲区，4KB 。lB8000BBF3FH：彩单色显示缓冲区，16KB 。lFFFF0FFFFFH：起动地址，用来存放一条无条件转移指令，转到系统的初始化程序。返回3.2.4 8086CPU的I/O组织l8086系统有专用的IN、OUT指令，用于外设端口的寻 址。I/O 端口的地址空间为64KB，即0000FFFFH。l在以8086为CPU的微型机中，只使用了10为有效端口 地址A9A0，为1KB空间。其中用A9指明外设端口是否 在系统板上，A9=0为系统板上512个端口，A9=1是I/O 通道上的512个端口。lPC/XT机系统中以占用的端口号见P40表3.2，其余的端 口号用户可以占用。返回3.2.5 8086的引脚信号和工作模式l1. 最小模式和最大模式的概念l2. 8086的总线周期概念l3. 8086的引脚信号：见P42图3.8。l4. 最小模式l5. 最大模式l6. 8086的操作和时序l7. 8086的指令系统l8. 8086中的协处理器返回1. 最小模式和最大模式的概念l最大模式：指系统中包含两个或两个以上的处 理器。其中一个是8086作为主处理器，其他的 是协助主处理器工作的协处理器。常见的协处理器主要有8087和8089，8087 主要用于数值计算，8089用作输入/输出协处理 器。l最小模式：指系统中只有一个处理器，这种 模式也称为单处理器模式。返回2. 8086的总线周期概念l8086的总线周期由4个T状态组成。即T1、T2、T3、T4 状态。lT1状态：CPU向多路复用总线发送地址信息，并指出 要寻址的内存单元地址或I/O端口地址。lT2状态： CPU向总线上撤消地址，是总线低16位呈高 阻态，为数据传输做好准备；总线的高4位输出总线周 期的状态信息；lT3状态： CPU在总线的高4位继续输出总线周期状态信 号，低16位出现CPU 要写出的数据或准备读入的数据 ；lT3状态：总线周期结束。lTW状态：等待状态，在T3后插入。返回4. 最小模式l当系统中只有一个8086CPU，把MN/ 引脚 接向+5V时，就构成最小模式系统。l最小模式下最小系统的典型配置：P45图3.7。l与最小模式有关的控制信号及组合方式、功能 ：见P47表3.5。返回5. 最大模式l把MN/ 引脚接地时，就构成最大工作模式 。l最大模式下系统的典型配置：P48图3.13。l最大模式下8086的有关引脚信号、代码组合及 对应操作：P49 表3.6、 P50 表3.7。返回3.3 Intel系列CPU简介l3.3.1 80x86系列l3.3.2 高速缓存技术l3.3.3 Pentium系列返回