第3章 逻辑门 门电路：实现基本运算、复合运算的单元电路 ，如与门、与非门、或门 门电路中以高/低电平表示逻辑状态的1/0正逻辑：高电平表示1，低电平表示0 负逻辑：高电平表示0，低电平表示1获得高、低电获得高、低电 平的基本原理平的基本原理3.1 MOS管的开关特性1、MOS管的结构S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底以以N N沟道增强型沟道增强型为例：为例：当加当加+V+VDSDS时，时，V VGSGS=0=0时，时，D-SD-S间是两个背向间是两个背向PNPN结串联，结串联，i iD D=0=0加上加上+V+VGSGS，且足够大至，且足够大至V VGS GS V VGSGS ( (thth) ), D-S, D-S间形成导电沟道（间形成导电沟道（ N N型层）型层）开启电压NMOS管的基本开关电路对于增强型PMOS管则与NMOS管相反，其开启电压 为负。即只有UGS为负，且其绝对值大于开启电压的绝对 值，此时PMOS管导通。大量正离子导电沟道耗尽型耗尽型3.2 CMOS门电路（Complementary）3.2.1 CMOS反相器及传输门 1、CMOS反相器特点：无论vi是高电平还是低 电平，T1、T2总有一个处于导通 ，一个处于截止。同时流过T1、 T2的电流ID始终很小，可视为0。电压、电流传输特性2、CMOS传输门3.2.2 CMOS与非门、或非门1. 与非门 2.或非门在反相器、传输门、与非门及 或非门这四种基本的电路基础上可 以组成其他逻辑门电路。VDD ABT5T6 T7Y T3T4 T1T23、异或门T3、T4构成传输门，在A0时打开，A1时关闭。A0时，YBA1时，与T6、T7有关1、三态输出门TSL(There State Logic) 3.2.3 三态输出和漏极开路输出CMOS门电路具有高电平状态、低电平状态以及高阻态EN端称为使能端，其上的反号（或图里的小圈）表 示低电平有效。若高电平有效，则无反号（小圈）。ENAY倒三角形“”表示逻辑门是三态输出作多路开关： E=0时，门G1使 能，G2禁止， Y=A；E=1时， 门G2使能，G1禁 止，Y=B。信号双向传输： E=0时信号向右传 送，B=A；E=1时 信号向左传送， A=B 。构成数据总线：让各门的控制 端轮流处于低电平，即任何时刻 只让一个TSL门处于工作状态， 而其余TSL门均处于高阻状态， 这样总线就会轮流接受各TSL门 的输出。三态门的应用：菱形表示OD结构，横线 表示输出为低电平时输出 端管是导通过的。2 2、漏极开路输出门电路（、漏极开路输出门电路（ODOD门）门）BAF使用时要外接上拉电 阻RL及VDD2， VDD2可 与CMOS供电电源不 相等。普通的CMOS门输出端不能并联,有可能导致NMOS和 PMOS器件同时导通，形成大电流。 CMOS门电路输出端也不允许和地、电源短接。 1）可将输出并联，实现线 与，简化电路，节省器件。OD门的应用2）实现电平转换。 如图所示，可使输出高电平变为10V。3）用做驱动器。 如图是用来驱动发光二极管的电路。外接上拉电阻RL的计算ILIOHIL3.2.4 CMOS电路的静电防护和锁定效应由于二极管的钳位作用，使得 MOS管在正或负尖峰脉冲作用下不易发生损坏。CMOS输入保护电路vOVDDT2T4vIC1D2D1C2RD3静电防护：由于MOS管中SiO2极薄，当栅极积累一定电荷后，氧化层被击穿，造 成器件损坏。因此，CMOS输入端都加有保护电路。锁定效应的防护锁定效应，指电源至电路公共端之间有很大的电流流过，输 入端失去了控制作用。又称可控硅效应，由CMOS内的寄生晶体管产生。产生锁定效应时，电流很大将造成CMOS电路永久失效。可在输入、输出端接入钳位保护电路，在电源输入端加去 耦电路。3.2.5 CMOS 门电路的电气特性和参数一、直流（静态）特性：电路处于稳定时的电压电流特性。1. 输入低电平VIL 、输入高电平VIH输入为高、低电平时电压变化范围。即： 0 VIL(max) ,VIH(min) VDDVIL（max)：允许输入低电平的最大值，典型值1.5V；VIH（ min)：允许输入高电平的最小值，典型值3.5V ；（74HC系列典型值，下同）2.输出高电平VOH、输出低电平VOL 输出电压的允许范围 0 VOL(max) , VOH(min) VDD VOH（min)：允许输出高电平的最小值；典型值4.4VVOL（max) ：允许输出低电平的最大值;典型值0.33V3.高电平噪声容限（VNH） 、低电平噪声容限（VNL） 输入端噪声容限：在保证输出高低电平基本不变（或 者说变化的大小不超过允许限度）的条件下，输入电平 允许的波动范围。当前一级门带动相同的后一级门时:高电平噪声容限：VNH = VOH（min) VIH（ min)=4.43.5=0.9V低电平噪声容限：VNL = VIL（ max) VOL（ max)=1.50.33=1.17V4.高电平输入电流IIH、低电平输入电流IIL输入电压无论是高电平还是低电平， 由于输入端均与栅极相连，故输入电阻 极大，高、低电平输入电流极小。若输入端悬空，输入级MOS管栅极 上可能会有感应电荷积累，使得栅极击 穿（或使栅极电位介于高、低电平之间 ），故一般不让多余输入端悬空，对多 余输入端的处理以不改变电路工作状态 及稳定可靠为原则。如与门多余输入端可接高电平，或 门可接低电平。VOHVDDTN RLvI=0TPIOH5.高电平输出电流IOH、低电平输出电流IOL：提供给外接负载的输出电流。输出为高电平时,由于IOH流过导通管TP的导通电阻RON， IOH增加时TP的导通压降增加，负载上的电压减小，即输出高 电平下降。为保证输出高电平大于 VOH（min) ，规定了IOH的最 大值IOH （max) 。输出为低电平时， IOL增加输出低电平上升。为保证输出 低电平小于 VOL（ max) ，规定了IOL的最大值IOL （max) 通常IOH （max) IOL （max) 输出高电平等效电路vO=VOLVDDTNRLvI=VDDTPIOL输出低电平等效电路二、 开关电气特性（动态特性）和参数电路在状态转换过程中电压、电流特性。1.传输延迟时间tpd由于CMOS门电路内存在电容且输出端还有负载电容， 所以输入电压突变时，输出电压变化会延迟一时间。典型值：9nS2.动态功耗以反相器为例，静态时，CMOS反相器工作在工作区AB和CD，总有一个MOS管处于截止状态，流过的电流为极小的漏电流。 所以静态功耗极低。在动态下，电平有高低转换，电流 会出现尖峰，使动态功耗不为0。导通功耗：电平高低转换 时，输出的一对管会有短暂 的同时导通情况，有一尖峰 电流流过两个输出管产生瞬 变功耗。负载电容充放电功耗：CMOS集成门电路简介1. CMOS门电路系列型号的命名法 CMOS逻辑门器件有三大系列: 4000系列、74C系 列和硅氧化铝系列。4000系列中，采用硅栅工艺和双缓冲输出的4000B系 列产品最常用。74C系列有：普通系列74C高速系列74HC ( HCT)以及先进系列74AC( ACT)。 CMOS 器件型号组成符号及意义第1部分第2部分第3部分第4部分 产品制造单位器件系列器件品种工作温度范围 符号意义符号意义符号意义符号意义 CCCDMC TC HD中国制造 产品 美国无线电/ 半导体公司产 品摩托罗拉 东芝 日立4045145系 列 符 号阿 拉 伯 数 字器 件 功 能C E R M070 -4085 -5585 -55125如 CC 40 30 R表示温度范围： -55 85 表示器件品种： 四- 2输入异或门 表示器件系列代号 表示中国制造的CMOS器件CMOS电路的技术参数逻辑 系列 电源电压 (V) 每门功耗(mW)每门传输 延迟(ns) 4000B 74HC/HCT 74AC/ACT 318 26 25 1.5 0.5 0.530 10 34000B系列部分器件编 号 说 明 编 号 说 明 CD4001B CD4002B CD4011B CD4012B CD4030B四2输入或非门 二4输入或非门 四2输入与非门 二4输入与非门 四2输入异或门CD4048B CD4050B CD4066B CD4069B CD4085B 六缓冲器 六双向模拟开关 六反相器 二22与或非门 11211109814133456712VDD4B4Y 4A3B3A3Y1B1A 1Y2B2Y 2A VSS (a)CC4001 111CMOS或非门和异或门(b) 1211109814133456712VDD4B4Y 4A3A 3Y 1B1A 1Y2B2Y 2A VSSCC4030 =1=1=1=13B&1211109814133456712VDD4B4Y 4A3B3A3Y1B1A 1Y2B2Y 2A VSS (c)CC4011 &1211109814133456712&VDD2D 3C2BNC2A 2Y 1B1ANC1D1 C1 Y VSS (d)CC4012&CMOS与非门