资源预览内容
第1页 / 共27页
第2页 / 共27页
第3页 / 共27页
第4页 / 共27页
第5页 / 共27页
第6页 / 共27页
第7页 / 共27页
第8页 / 共27页
第9页 / 共27页
第10页 / 共27页
亲,该文档总共27页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
第1章 基本知识n1-1 信号与信号完整性(Signal Integrity)n1-2 频率与时间n1-3 时间与距离n1-4 集总系统与分布系统n1-5 -3dB频率与上升时间n1-6 四种电抗n1-7 高速数字系统中的电阻、电容和电感元件1-1 信号与信号完整性(Signal Integrity)n信号:使用非常广泛。从信息论的角度,信号是 信息的一种物理体现,是信息的载体。广义地信 号定义为一个随时间(和位置)变化的物理量。n模拟信号:在规定的连续时间范围内,信号幅度 值可以取连续范围的任意数值。简单地讲:是指 时间和幅度均是连续的物理量。n数字信号:在时间和幅度上都量化后取得的信号 。它是以某种时间间隔依次出现的数字序列。简 单地讲:是指时间和幅度均是离散的物理量。一. 数字信号1. 理想的数字信号数学模型1:数学模型2:2. 实际的数字信号n上升时间(tr): 数字信号上升沿中对应满幅 度电压的10%90%处的时间间隔。n下降时间(tf): 数字信号下降沿中对应满幅 度电压的90%10%处的时间间隔。n上冲(Overshoot):上冲又被称为过冲。它指的是沿着信 号边沿的跳变方向,信号波形中超出稳定的“1”或“0” 状态电平的部分。对于上升沿,是从“0”到“1”的跳变 ,在高电平处高于逻辑电平“1”稳定电压值的部分。对 于下降沿,这应是从“1”到“0”的跳变,在低电平处低 于逻辑电平“0”电压稳定值的部分。n下冲(Undershoot):又称反冲。指信号在过冲 后,又沿着跳变方向的反方向,信号波形越过稳 定的“1”或“0”状态电平的部分。对于上升沿 ,即:从“0”到“1”的跳变,信号上冲后,反 过来又低于逻辑电平“1”的稳定电压值的部分 。对于下降沿,即:从“1”到“0”的跳变,信 号过冲后,反过来又高于逻辑电平“0”的电压 稳定值的部分。占空比(Duty Cycle):时钟信号在一个 周期内的高低电平的时间宽度之比。一般 用百分比来表示,如果信号脉宽t,周期T, 则占空比为(t/T*100)。n振铃(Ring):信号发生连续多次的上冲和下 冲所形成的震荡。其振幅应是一次比一次小, 逐渐趋于零。n噪声容限(Noise Margin) :是量度逻辑电 路在最坏工作条件下的抗干扰能力的直流电压 指标, 它规定了ECL电路在稳定状态时允许的 最大噪声。定义为最差输入逻辑电平值(VIHmin 或VILmax)与在这种输入条件下所能保证的最差 输出逻辑电平值(VOHmin或VOL max)之差。这里有 两个噪声容限定义:表示高电平状态时的噪声 容限, 表示低电平状态时的噪声容限。二. 信号完整性n信号完整性涉及到两个方面:信号波形的完整 性和时序的完整性。n信号波形的完整性:经常提及的术语即上述的 五个基本概念,这就是:信号的上升时间;下 降时间;上冲;下冲;振铃;以及接收端的信 号还存在多大的噪声容限。n时序完整性主要关注的是同步时序方 程是否能满足。经常涉及到是时序偏 差(Skew)和抖动(Jitter)的概念。n时序偏差:时序信号的理想“沿变”和实际 上的“沿变” 之差。n在实际系统中,造成时序信号的“沿变” 与理想“沿变”存在差别的一个主要原因 是逻辑器件的信号传输延迟时间上存在着 差别。因此,人们也常直观地将时序偏差 定义为器件输出时序信号的传输延迟之差 。n两类时序偏差:从更广义的角度出发,由于器件之间 连线延迟的不同,或者负载条件的不同,都有可能引 起时序信号的实际“沿变”与理想的“沿变”不同。 可以分为两类。n内部时序偏差(Intrinsic Skew):由逻辑器件内部 产生,表现为逻辑器件输出之间信号延迟上的差别。n外部时序偏差(Extrinsic Skew):由于连线延迟和 负载条件不同引起的延迟差别。n时序抖动:当实际信号的边沿与理想时序边沿的偏离 由于受某种因素(如噪声、串扰、电源电压变化等) 不断发生变化时,而且这种变化是随机的,这种现象 就是我们常说的时序抖动,或者说时序晃动。这种偏 离相对于理想位置可能是超前,也可能是滞后的,时 序抖动的数值表示通常有两种:1. 时钟抖动的最大值,即峰-峰值(Peak-Peak),单位:ps2. 时钟抖动的均方根值,即所谓的标准方差(),单位:psn数字信号的边沿抖动,对系统的影响可以认为是一种动态行为, 或者说其影响是随机的,对系统性能破坏更大,尤其是时钟信号 的抖动,常常是制约高速数字系统性能的根本因素。实际的数字信号要点:n在高速数字系统设计时,实际的数字波形必须 考虑。既:要保持信号的完整性。n信号完整性涉及到两个方面:波形完整性和时 序完整性。n波形完整性要素:上升和下降时间. 上冲和下冲. 振铃. 噪声 容限. 占空比n时序完整性要素:同步时序方程. 时序偏差. 时序噪声1-2 频率与时间n电路元件的参数对频率敏感,在不同的频率 范围内会表现出来不同的特性。任何一种电 参数,其数值仅在一定的频率范围内有效。考虑两个极端情况:1. 一个频率为10 -12的正弦波波形变化一个周期需要3万年;若输入到TTL 电路,其输出电压每天变化不到1mV (1年 3.15107秒)。任何一个包含这样低频率的半导 体器件的试验都会以失败而告终。 2. 一个频率为10 12的正弦波信号周期为1ps,数字电路根本无法响 应这个信号。一些电路参数发生变化。如地线的电阻由于 趋肤效应由0.01(1KHz)变为1 ,还有50 的感应电抗。膝频率与上升时间n任何数字信号的膝频率只与数字信号的上升(tr)和 下降沿时间(tf)有关,而与时钟速率无关。n容易看出,上升沿时间越小,膝频率越大,上升沿时 间越大,膝频率越小。数字信号重要的时域特性基本 上都是由Fknee频率以及其以下的频率成分所决定。n两个重要结论: 任何电路若对频率Fknee及其以下频率有平坦的响 应曲线的话,那么信号通过此电路不会失真。数字电路对高于其Fknee以上的输入频率成分的相 应不会影响到对正常的低于Fknee的信号的处理。膝频率的应用n膝频率只与数字信号的上升(tr)有关 ,与其它参数无直接关系,易于记忆 和使用。n膝频率只是对数字信号最高频率成分的 一个粗略估计,而不是对频谱成分的一 个精确描述。n膝频率是有局限性的。n任何电路若对频率Fknee及其以下频率有平的响 应曲线,那么信号通过此电路不会失真。n如果一个系统在Fknee频率以下的响应并不平坦 ,那么会对信号产生怎样的畸变呢?要点:n电路的高频响应影响它对短时间事件的处理。n电路的低频响应影响它对长时间事件的处理。n数字信号的能量大都集中在它的膝频率以下的 频率范围。n电路在低于膝频率的频率范围的行为确定了它 对阶跃信号沿的处理。n电路在高于膝频率的频率范围的行为对其数字 信号的性能没有什么影响。1-3 时间与距离n电信号以光速传播。我们关心信号在具体电路中传输所 需要的时间,以及单位时间内传输的距离。也就是说: 单位传输延迟时间和传播速度。n导线和印刷电路板连线上的电信号,其传播速度取决于 它们周围的介质。 单位:in/ps; cm/ps; cm/ns。(1in = 2.54cm) r :介电常数(相对介质常数)。表征介质 材料在单位电场中存储的能量大小。真空中r 为1,其 它任何绝缘材料均大于1。n传播速度的倒数称为单位传输延迟时间,其数值正比于 材料介电常数的平方根。单位:ps/ in; ps/cm; ns/cm 。单位传输延迟时间n印刷电路板连线的单位传输延迟时间取决于两方面: 印刷电路板材料的介电常数:常用的FR-4印刷电路 板材料的介电常数为4.720。在高频时为4.5。计 算传输延迟时间时,使用其高频值:4.5。连线的几何形状决定了印刷电路板上的电场是被约 束在板上还是发散到周围的空气中。当电场被约束在 板上时,其等效介电常数较大,信号传输就慢。当电 路连线被上下两层地面板夹在中间时,其电场就完全 被约束在板内。对于典型的FR-4印刷电路板材料,等 效介电常数大约为4.5。印刷电路板外层的连线,其 电场一面向空气中分布,另一面存在于FR-4材料中。 其等效介电常数介于1 和4.5之间。所以外层连线上 的信号传播总是快于内层连线。两类PCB板连线的结构常用材料的介电常数和传输延迟时间要点:n传输延迟时间正比于介电常数的平方根。n电信号在空气中的单位传输延迟时间: 85ps/in (33.5ps/cm)。n信号在外层电路板连线的传输总是快于在内 层连线的传输。n电信号在铜线中的单位传输延迟时间约为: 50ps/cm (5ns/m)。
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号